JPH0333989A - アナログ乗算器 - Google Patents
アナログ乗算器Info
- Publication number
- JPH0333989A JPH0333989A JP16944489A JP16944489A JPH0333989A JP H0333989 A JPH0333989 A JP H0333989A JP 16944489 A JP16944489 A JP 16944489A JP 16944489 A JP16944489 A JP 16944489A JP H0333989 A JPH0333989 A JP H0333989A
- Authority
- JP
- Japan
- Prior art keywords
- current
- multiplier
- circuit
- differential
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 3
- JCALBVZBIRXHMQ-UHFFFAOYSA-N [[hydroxy-(phosphonoamino)phosphoryl]amino]phosphonic acid Chemical compound OP(O)(=O)NP(O)(=O)NP(O)(O)=O JCALBVZBIRXHMQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ乗算器に関し、特に電源電圧１■程度
の定電圧で高速動作をするアナログ乗算器に関する。
の定電圧で高速動作をするアナログ乗算器に関する。
従来、この種のアナログ乗算器としては、第５図に示す
回路がギルバート乗算器という名で広く知られ使用され
ている。図において、ＮＰＮトランジスタＱ！〜Ｑ４と
負荷抵抗Ｒ１、Ｒ２との差動対で乗算器の上部ブロック
１１を構成し、これら差動対からＮＰＮトランジスタＱ
３１． Ｑ１０の差動回路に定電流源ＩＯ２を負荷とし
て接続される。
回路がギルバート乗算器という名で広く知られ使用され
ている。図において、ＮＰＮトランジスタＱ！〜Ｑ４と
負荷抵抗Ｒ１、Ｒ２との差動対で乗算器の上部ブロック
１１を構成し、これら差動対からＮＰＮトランジスタＱ
３１． Ｑ１０の差動回路に定電流源ＩＯ２を負荷とし
て接続される。
第５図において入力電圧Ｖ １ 、 Ｖ２ 、出力電圧
Ｔ、は絶対温度、ｑは電子の電荷量〉、抵抗Ｒ，，Ｒ２
の抵抗値である。
Ｔ、は絶対温度、ｑは電子の電荷量〉、抵抗Ｒ，，Ｒ２
の抵抗値である。
上述した従来のアナログ乗算器は、
Ｒ，Ｌは負荷
第５図に示
すように、電源と接地との間にトランジスタを縦積みに
している回路構成となっているため、電源電圧ＩＶ程度
の低電圧領域における動作は不可能であり、従って乾電
池１本で直接動作させる携帯型の電子機器への応用がで
きないという欠点があった。
している回路構成となっているため、電源電圧ＩＶ程度
の低電圧領域における動作は不可能であり、従って乾電
池１本で直接動作させる携帯型の電子機器への応用がで
きないという欠点があった。
本発明の目的は、このような欠点を除き、ＮＰＮトラン
ジスタによる差動対入力としたトランスコンダクタンス
アンプの出力電流をカレントミラー回路を介して乗算器
に入力することにより、電源電圧ＩＶ程度の低電圧で動
作可能としたアナログ乗算器を提供することにある。
ジスタによる差動対入力としたトランスコンダクタンス
アンプの出力電流をカレントミラー回路を介して乗算器
に入力することにより、電源電圧ＩＶ程度の低電圧で動
作可能としたアナログ乗算器を提供することにある。
本発明のアナログ乗算器の構成は、第１の入力電圧を電
流に変換するトランスコンダクタンスアンプと、このト
ランスコンダクタンスアンプの出力電流により制御され
るカレントミラー回路と、このカレントミラー回路を下
段部に接続したギルバート型乗算回路上段部とを備える
事を特徴とする。
流に変換するトランスコンダクタンスアンプと、このト
ランスコンダクタンスアンプの出力電流により制御され
るカレントミラー回路と、このカレントミラー回路を下
段部に接続したギルバート型乗算回路上段部とを備える
事を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。本実施例の
ＮＰＮＰＮトランジスタＱ９Ｑ２ 、Ｑ３Ｑ４と負荷抵
抗Ｒ，，Ｒ２は、図に示すように、従来のギルバー１〜
乗算器の上段部（ブロック１１）と同様に接続される。
ＮＰＮＰＮトランジスタＱ９Ｑ２ 、Ｑ３Ｑ４と負荷抵
抗Ｒ，，Ｒ２は、図に示すように、従来のギルバー１〜
乗算器の上段部（ブロック１１）と同様に接続される。
トランジスタＱ９．Ｑ２の差動対およびトランジスタＱ
９．Ｑ４の差動対をそれぞれのバイアス電流を決める定
電流源を構成するＮＰＮＰＮトランジスタＱ９６は、ダ
イオード接続されたＮＰＮ）−ランジスタＱ７．Ｑ８に
よるカレン１−ミラー回路を介して、ＮＰＮトランジス
タＱ９．ＱＩＯで構成されるトランス・コンダクタンス
アンプに接続されている。
９．Ｑ４の差動対をそれぞれのバイアス電流を決める定
電流源を構成するＮＰＮＰＮトランジスタＱ９６は、ダ
イオード接続されたＮＰＮ）−ランジスタＱ７．Ｑ８に
よるカレン１−ミラー回路を介して、ＮＰＮトランジス
タＱ９．ＱＩＯで構成されるトランス・コンダクタンス
アンプに接続されている。
ここでトランジスタＱ９．ＱＩＯによるトランス・コン
ダクタンスアンプの動作について説明する。定電流源ｒ
ｏ＋で発生する電流は、ＮＰＮ）ランジスタＱ＋５．Ｑ
＋６、ＰＮＰ）−ランジスタＱ＋４からなるカレントミ
ラー回路により、差動対各部に分配されて差動回路のバ
イアス電流となる。ここでＱｌｌ、 Ｑ１０． Ｑ１６
のエミッタ面積は全て等しいから、ＮＰＮＰＮトランジ
スタＱ９＋定電流源ＩＱＩの電流が流れるが、トランジ
スタＱ １２． Ｑ ＋３゜Ｑ１０のエミッタ面積化は
２：２：１となっているので、ＰＮＰＮＰトランジスタ
Ｑ９Ｑ１０にはそれぞれ２ＩＱ、の電流が流れる。
ダクタンスアンプの動作について説明する。定電流源ｒ
ｏ＋で発生する電流は、ＮＰＮ）ランジスタＱ＋５．Ｑ
＋６、ＰＮＰ）−ランジスタＱ＋４からなるカレントミ
ラー回路により、差動対各部に分配されて差動回路のバ
イアス電流となる。ここでＱｌｌ、 Ｑ１０． Ｑ１６
のエミッタ面積は全て等しいから、ＮＰＮＰＮトランジ
スタＱ９＋定電流源ＩＱＩの電流が流れるが、トランジ
スタＱ １２． Ｑ ＋３゜Ｑ１０のエミッタ面積化は
２：２：１となっているので、ＰＮＰＮＰトランジスタ
Ｑ９Ｑ１０にはそれぞれ２ＩＱ、の電流が流れる。
これにより、これら差動対の出力電流■１■２と入力電
圧Ｖｌとの関係は、第２図の特性図に示すようになる。
圧Ｖｌとの関係は、第２図の特性図に示すようになる。
これら差動対の直流伝達特性は、電流ＩＱＩ分だけバイ
アスを多くした通常の差動対の伝達特性と同じである。
アスを多くした通常の差動対の伝達特性と同じである。
ここでＩＱＩ分のバイアスをもたせているのは、電流１
．、Ｉ２で駆動されるカレントミラー回路Ｑ７．Ｑ８が
完全に遮断しないようにするためである。トランジスタ
Ｑ９．Ｑ８が遮断した場合、これらトランジスタのペー
スエミッタ間電位はほぼＯＶになってしまい、トランジ
スタＱ９．ＱＩＯのコレクタ電位が○■となることによ
り、この差動対が正常に動作しなくなる事を防ぐためで
ある。
．、Ｉ２で駆動されるカレントミラー回路Ｑ７．Ｑ８が
完全に遮断しないようにするためである。トランジスタ
Ｑ９．Ｑ８が遮断した場合、これらトランジスタのペー
スエミッタ間電位はほぼＯＶになってしまい、トランジ
スタＱ９．ＱＩＯのコレクタ電位が○■となることによ
り、この差動対が正常に動作しなくなる事を防ぐためで
ある。
また、ＰＮＰＮＰトランジスタＱ９Ｑ１０は本差動回路
において、定電流バイアス回路としてのみ働き、入力信
号Ｖｌの信号経路とはならない。一般に、ＮＰＮトラン
ジスタとＰＮＰ ）ランジスタを較べた場合、ＮＰＮト
ランジスタは電子を多数キャリアとしているが、ＰＮＰ
トランジスタではホールが多数キャリアとしているため
、その移動度の関係でＮＰＮトランジスタの方か高速動
作に適している。
において、定電流バイアス回路としてのみ働き、入力信
号Ｖｌの信号経路とはならない。一般に、ＮＰＮトラン
ジスタとＰＮＰ ）ランジスタを較べた場合、ＮＰＮト
ランジスタは電子を多数キャリアとしているが、ＰＮＰ
トランジスタではホールが多数キャリアとしているため
、その移動度の関係でＮＰＮトランジスタの方か高速動
作に適している。
この差動回路においては、ＰＮＰトランジスタを信号経
路に使用しないようにしているため、高速性はＮＰＮト
ランジスタの特性だけで決まり有利である。
路に使用しないようにしているため、高速性はＮＰＮト
ランジスタの特性だけで決まり有利である。
この様にして作られた電流Ｉ、、Ｉ２はカレントミラー
Ｑ７．Ｑ８を介して、トランジスタＱ９．Ｑ６に流れる
。入力電圧Ｖｌとｒ、、Ｉ２の関係は第２図の様に従来
の差動対回路と相互であり、さらに、トランジスタＱ９
〜Ｑ４およびＲ，、Ｒ２の接続は従来のギルバート乗算
器と同じであるから、入力Ｖ、、Ｖ２と出力Ｖｏの関係
のギルバート乗算器と相互となり、アナログ乗算特性が
得られる。
Ｑ７．Ｑ８を介して、トランジスタＱ９．Ｑ６に流れる
。入力電圧Ｖｌとｒ、、Ｉ２の関係は第２図の様に従来
の差動対回路と相互であり、さらに、トランジスタＱ９
〜Ｑ４およびＲ，、Ｒ２の接続は従来のギルバート乗算
器と同じであるから、入力Ｖ、、Ｖ２と出力Ｖｏの関係
のギルバート乗算器と相互となり、アナログ乗算特性が
得られる。
第３図は、本発明の第２の実施例の回路図である。本実
施例は、トランジスタＱｌ、Ｑ２の差動対に抵抗Ｒ３，
Ｒ４を挿入した以外は第１図の構成と全く同じである。
施例は、トランジスタＱｌ、Ｑ２の差動対に抵抗Ｒ３，
Ｒ４を挿入した以外は第１図の構成と全く同じである。
この様に抵抗Ｒ３，Ｒ４を挿入した以外は第１図の構成
と全く同じである。
と全く同じである。
この様に抵抗Ｒ３，Ｒ４を挿入する事により、入力電圧
Ｖｌに対するダイナミックレンジを広くする事ができる
事は広く知られている。
Ｖｌに対するダイナミックレンジを広くする事ができる
事は広く知られている。
第４図は本発明の第３の実施例の回路図である。トラン
ジスタＱ ２１〜Ｑ２６により構成される差動対回路を
使用した場合、第３図の様に抵抗Ｒ３，Ｒ４を挿入した
場合と比べて、より直線性よくダイナミックレンジを広
げる事ができる。
ジスタＱ ２１〜Ｑ２６により構成される差動対回路を
使用した場合、第３図の様に抵抗Ｒ３，Ｒ４を挿入した
場合と比べて、より直線性よくダイナミックレンジを広
げる事ができる。
ここでは、出力電流Ｉ、、Ｉ２が零とならないように、
ＰＮＰトランジスタＱ ２７＋ Ｑ ２ｇ、 Ｑ １４
のエミツタ面積比を３：３： １とした。
ＰＮＰトランジスタＱ ２７＋ Ｑ ２ｇ、 Ｑ １４
のエミツタ面積比を３：３： １とした。
これら第３図、第４図のいずれの場合も乗算ブロック１
０の下段の定電流源を制御する事により、乗算器機能を
実現しているのは第１図と全く同様である。
０の下段の定電流源を制御する事により、乗算器機能を
実現しているのは第１図と全く同様である。
以上説明したように本発明は、従来のギルバート乗算器
下段部の制御をトランスコンダクタンスアンプにより電
流制御し、さらにこのトランスコンダクタンスアンプの
信号経路にＰＮＰトランジスタを使用しないような構成
による事により、電源電圧ＩＶ程度の低電圧で動作可能
な高速アナログ乗算器が得られる効果がある。
下段部の制御をトランスコンダクタンスアンプにより電
流制御し、さらにこのトランスコンダクタンスアンプの
信号経路にＰＮＰトランジスタを使用しないような構成
による事により、電源電圧ＩＶ程度の低電圧で動作可能
な高速アナログ乗算器が得られる効果がある。
第１図は本発明の第１の実施例の回路図、第２図は第１
の実施例に使用されるトランス・コンダクタンス・アン
プの伝達特性図、第３図、第４図は本発明の第２のおよ
び第３の実施例の回路図、第５図は従来の乗算回路の一
例の回路図である。 Ｑ】〜（Ｌ＋・Ｑ１０・Ｑ１６・Ｑ２１〜Ｑ２６・Ｑ
３１ 。 Ｑ３２・・・ＮＰＮトランジスタ、Ｑ１２〜Ｑ１４．
Ｑ２７゜Ｑ２８・・・ＰＮＰトランジスタ、Ｒ，、Ｒ２
・・・負荷抵抗、Ｒ３、Ｒ４・・・エミッタ抵抗、ＩＱ
Ｉ、ＩＱ２・・・定電流源、Ｖｌ、Ｖ２・・・入力電圧
、ＶＯ・・・出力電圧、■ｃｃ・・・電源電圧、１０・
・・乗算ブロック、１１・・・乗算器上段ブロック。
の実施例に使用されるトランス・コンダクタンス・アン
プの伝達特性図、第３図、第４図は本発明の第２のおよ
び第３の実施例の回路図、第５図は従来の乗算回路の一
例の回路図である。 Ｑ】〜（Ｌ＋・Ｑ１０・Ｑ１６・Ｑ２１〜Ｑ２６・Ｑ
３１ 。 Ｑ３２・・・ＮＰＮトランジスタ、Ｑ１２〜Ｑ１４．
Ｑ２７゜Ｑ２８・・・ＰＮＰトランジスタ、Ｒ，、Ｒ２
・・・負荷抵抗、Ｒ３、Ｒ４・・・エミッタ抵抗、ＩＱ
Ｉ、ＩＱ２・・・定電流源、Ｖｌ、Ｖ２・・・入力電圧
、ＶＯ・・・出力電圧、■ｃｃ・・・電源電圧、１０・
・・乗算ブロック、１１・・・乗算器上段ブロック。
Claims (2)
- （１）第１の入力電圧を電流に変換するトランスコンダ
クタンスアンプと、このトランスコンダクタンスアンプ
の出力電流により制御されるカレントミラー回路と、こ
のカレントミラー回路を下段部に接続したギルバート型
乗算回路上段部とを備える事を特徴とするアナログ乗算
回路。 - （２）トランスコンダクタンスアンプがＮＰＮトランジ
スタ差動対と、このトランジスタ差動対のコレクタに接
続されたＰＮＰトランジスタ定電流源とからなるもので
ある請求項（１）記載のアナログ乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169444A JP2797470B2 (ja) | 1989-06-29 | 1989-06-29 | アナログ乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169444A JP2797470B2 (ja) | 1989-06-29 | 1989-06-29 | アナログ乗算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0333989A true JPH0333989A (ja) | 1991-02-14 |
| JP2797470B2 JP2797470B2 (ja) | 1998-09-17 |
Family
ID=15886719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169444A Expired - Lifetime JP2797470B2 (ja) | 1989-06-29 | 1989-06-29 | アナログ乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797470B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601543A1 (en) * | 1992-12-08 | 1994-06-15 | Nec Corporation | Analog multiplier operable on a low supply voltage |
| JPH06215161A (ja) * | 1993-01-14 | 1994-08-05 | Nippon Telegr & Teleph Corp <Ntt> | アナログ乗算回路 |
| US5418494A (en) * | 1993-04-06 | 1995-05-23 | Sgs-Thomson Microelectronics, S.R.L. | Variable gain amplifier for low supply voltage systems |
| EP0696847A2 (en) | 1994-08-12 | 1996-02-14 | Nec Corporation | Voltage-to-current converting circuit operating with low supply voltage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162176A (en) * | 1980-04-14 | 1981-12-12 | Sony Corp | Multiplying circuit |
-
1989
- 1989-06-29 JP JP1169444A patent/JP2797470B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162176A (en) * | 1980-04-14 | 1981-12-12 | Sony Corp | Multiplying circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601543A1 (en) * | 1992-12-08 | 1994-06-15 | Nec Corporation | Analog multiplier operable on a low supply voltage |
| JPH06215161A (ja) * | 1993-01-14 | 1994-08-05 | Nippon Telegr & Teleph Corp <Ntt> | アナログ乗算回路 |
| US5418494A (en) * | 1993-04-06 | 1995-05-23 | Sgs-Thomson Microelectronics, S.R.L. | Variable gain amplifier for low supply voltage systems |
| EP0696847A2 (en) | 1994-08-12 | 1996-02-14 | Nec Corporation | Voltage-to-current converting circuit operating with low supply voltage |
| US5594633A (en) * | 1994-08-12 | 1997-01-14 | Nec Corporation | Voltage-to-current converting circuit operating with low supply voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797470B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240040A (en) | Operational amplifier | |
| US4617523A (en) | Differential pair with compensation for effects of parasitic capacitance | |
| US4463319A (en) | Operational amplifier circuit | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| US4757273A (en) | Complementary transconductance amplifiers | |
| JPH0333989A (ja) | アナログ乗算器 | |
| JP2512385B2 (ja) | マルチプライヤ | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| US4928073A (en) | DC amplifier | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0479166B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JPS6144409B2 (ja) | ||
| JPH0578205B2 (ja) | ||
| US3586987A (en) | Transistor bias circuit | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3086687B2 (ja) | 差動増幅器 | |
| JPH0328585Y2 (ja) | ||
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 |