JPS6144409B2 - - Google Patents
Info
- Publication number
- JPS6144409B2 JPS6144409B2 JP53138246A JP13824678A JPS6144409B2 JP S6144409 B2 JPS6144409 B2 JP S6144409B2 JP 53138246 A JP53138246 A JP 53138246A JP 13824678 A JP13824678 A JP 13824678A JP S6144409 B2 JPS6144409 B2 JP S6144409B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- pair
- circuit
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101150105184 Selenos gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 101150105992 vimp gene Proteins 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は２つの端子間のインピーダンスを電気
的に制御し得る可変インピーダンス回路に係り、
特にモノリシツク集積回路形態に適した可変イン
ピーダンス回路に関する。
的に制御し得る可変インピーダンス回路に係り、
特にモノリシツク集積回路形態に適した可変イン
ピーダンス回路に関する。
可変インピーダンス回路の最も簡単な実現方法
としては、ダイオードやFETの非線形を利用す
るのがある。しかしこれらのものは一般に線形領
域が非常に狭い上に、特にモノリシツク集積回路
内では素子や回路構成上の制約から実用性に乏し
い。このためこれ以外の可変インピーダンス回路
も考えられているが、それらのものはいずれも任
意の端子と接地端子間のインピーダンスを可変す
る接地形可変インピーダンス回路であつた。
としては、ダイオードやFETの非線形を利用す
るのがある。しかしこれらのものは一般に線形領
域が非常に狭い上に、特にモノリシツク集積回路
内では素子や回路構成上の制約から実用性に乏し
い。このためこれ以外の可変インピーダンス回路
も考えられているが、それらのものはいずれも任
意の端子と接地端子間のインピーダンスを可変す
る接地形可変インピーダンス回路であつた。
可変インピーダンス回路を用途との関係で考え
た時、例えばAGC回路や利得制御回路において
は接地形可変インピーダンス回路でも特に問題は
生じない。ところが直流制御電圧により回路の伝
達関数を制御するような場合は、接地形可変イン
ピーダンス回路ではあまりにも回路構成上の自由
度が小さい。回路の伝達関数の制御への可変イン
ピーダンス回路の応用例としては、オーデイオ装
置におけるトーンコントロール回路や、能動フイ
ルタ等が挙げられる。
た時、例えばAGC回路や利得制御回路において
は接地形可変インピーダンス回路でも特に問題は
生じない。ところが直流制御電圧により回路の伝
達関数を制御するような場合は、接地形可変イン
ピーダンス回路ではあまりにも回路構成上の自由
度が小さい。回路の伝達関数の制御への可変イン
ピーダンス回路の応用例としては、オーデイオ装
置におけるトーンコントロール回路や、能動フイ
ルタ等が挙げられる。
このような用途に用いる可変インピーダンス回
路は、接地形よりもフローテイング形の方が好都
合であることが多い。その理由は次の通りであ
る。
路は、接地形よりもフローテイング形の方が好都
合であることが多い。その理由は次の通りであ
る。
第１図は可変インピーダンス回路の概念図を示
したものである。すなわち、破線で囲んだＲの部
分が可変インピーダンス回路であり、これには両
者間のインピーダンスが変化する２つの端子１，
２と、そのインピーダンス制御のための制御信号
が印加される端子３が設けられる。最も一般的な
回路では端子１，２のうち一方の２が接地されな
ければならないという制約があり、可変インピー
ダンス回路Ｒは端子１から見た時のみ可変インピ
ーダンスとして作用する。
したものである。すなわち、破線で囲んだＲの部
分が可変インピーダンス回路であり、これには両
者間のインピーダンスが変化する２つの端子１，
２と、そのインピーダンス制御のための制御信号
が印加される端子３が設けられる。最も一般的な
回路では端子１，２のうち一方の２が接地されな
ければならないという制約があり、可変インピー
ダンス回路Ｒは端子１から見た時のみ可変インピ
ーダンスとして作用する。
ここで、接地形可変インピーダンス回路が伝達
関数の制御手段として不都合であることの第１の
理由は、１つの端子を接地した形でしか可変イン
ピーダンス回路を使用できないため、回路構成が
大幅に制約されることである。第２の理由は特に
モノリシツク集積回路形態においては、可変イン
ピーダンス回路がフローテイングである方が外付
素子接続のためのピン数を減少させ易いことであ
る。この第２の理由をトーンコントロール回路を
例にとつて具体的に説明する。
関数の制御手段として不都合であることの第１の
理由は、１つの端子を接地した形でしか可変イン
ピーダンス回路を使用できないため、回路構成が
大幅に制約されることである。第２の理由は特に
モノリシツク集積回路形態においては、可変イン
ピーダンス回路がフローテイングである方が外付
素子接続のためのピン数を減少させ易いことであ
る。この第２の理由をトーンコントロール回路を
例にとつて具体的に説明する。
第２図はトーンコントロール回路の原理を示し
たもので、例えば第２図ａのようにCR直列回路
を用意しこれに信号V0を印加すると、Ｃ，Ｒ
各々の両端に一次LPF出力Vcと一次HPF出力VR
が得られるので、Vo，Vc，ＶRの３種の電圧の利
得と時定数（Ｃ×Ｒ）を制御することで任意の低
域または高域の音質調整が可能である。この第２
図ａの場合、Ｒは接地形可変インピーダンス回路
で構成することができるが、Ｃはフローテイング
となる。従つてモノリシツク集積回路形態におい
てはＣを外付とするためのピンを２ピン必要とす
る。第２図ｂはＣを接地形とした構成を示してお
り、この場合Ｃを外付とするためのピンで済む利
点があるが、Ｒとしてフローテイングの可変イン
ピーダンス回路を必要とする。
たもので、例えば第２図ａのようにCR直列回路
を用意しこれに信号V0を印加すると、Ｃ，Ｒ
各々の両端に一次LPF出力Vcと一次HPF出力VR
が得られるので、Vo，Vc，ＶRの３種の電圧の利
得と時定数（Ｃ×Ｒ）を制御することで任意の低
域または高域の音質調整が可能である。この第２
図ａの場合、Ｒは接地形可変インピーダンス回路
で構成することができるが、Ｃはフローテイング
となる。従つてモノリシツク集積回路形態におい
てはＣを外付とするためのピンを２ピン必要とす
る。第２図ｂはＣを接地形とした構成を示してお
り、この場合Ｃを外付とするためのピンで済む利
点があるが、Ｒとしてフローテイングの可変イン
ピーダンス回路を必要とする。
このようにフローテインング状態で使用し得る
可変インピーダンス回路は色々な点で、接地形の
ものよりも有利である。しかし従来の可変インピ
ーダンス回路、例えばFETのゲート・ソース間
の電圧を制御してドレインソース間のインピーダ
ンスを変化させるものでは、フローテイング状態
で使用するとゲート電位が信号電圧により変化し
てしまうため、ドレイン・ソース間のインピーダ
ンスが信号電圧に応じて大きく変化するという致
命的な欠点があり、フローテイング状態で使用す
ることはできなかつた。
可変インピーダンス回路は色々な点で、接地形の
ものよりも有利である。しかし従来の可変インピ
ーダンス回路、例えばFETのゲート・ソース間
の電圧を制御してドレインソース間のインピーダ
ンスを変化させるものでは、フローテイング状態
で使用するとゲート電位が信号電圧により変化し
てしまうため、ドレイン・ソース間のインピーダ
ンスが信号電圧に応じて大きく変化するという致
命的な欠点があり、フローテイング状態で使用す
ることはできなかつた。
本発明は上記した点に鑑みてなされたもので、
その目的はフローテイング状態で使用し得る可変
インピーダンス回路を提供することにある。
その目的はフローテイング状態で使用し得る可変
インピーダンス回路を提供することにある。
本発明の他の目的は、線形性の良好な可変イン
ピーダンス回路を提供することにある。
ピーダンス回路を提供することにある。
以下本発明を実施例により詳細に説明する。
第３図は本発明の第１の実施例を示したもの
で、可変インピーダンス回路は差動形電圧―電流
変換器（以下Ｖ／Ｉ変換器という）１０と、この
Ｖ／Ｉ変換器１０の出力電流を増幅する電流増幅
器２０と、この電流増幅器２０の出力電流を同一
分割比で分割する電流分割回路３０と、この電流
分割回路３０の出力電流の変化をＶ／Ｉ変換器１
０の差動入力端子対の一方に帰還する手段とから
なり、電流分割回路３０の分割比を制御すること
によりＶ／Ｉ変換器１０の差動入力端子対間のイ
ンピーダンスを変化させるように構成されてい
る。
で、可変インピーダンス回路は差動形電圧―電流
変換器（以下Ｖ／Ｉ変換器という）１０と、この
Ｖ／Ｉ変換器１０の出力電流を増幅する電流増幅
器２０と、この電流増幅器２０の出力電流を同一
分割比で分割する電流分割回路３０と、この電流
分割回路３０の出力電流の変化をＶ／Ｉ変換器１
０の差動入力端子対の一方に帰還する手段とから
なり、電流分割回路３０の分割比を制御すること
によりＶ／Ｉ変換器１０の差動入力端子対間のイ
ンピーダンスを変化させるように構成されてい
る。
すなわち、Ｖ／Ｉ変換器１０は差動入力端子対
１１，１２およびこの入力端子対１１，１２への
入力電圧の差に対応した差動出力電流を取出す差
動出力電流を取出す差動出力端子対１３，１４を
有したもので、PNPトランジスタQ11，Q12のエミ
ツタ電極を抵抗R1を介して接続し、かつ電流源
１６，１７を介して電源入力端子１５に接続した
構成であり、Q11，Q12のベース電極が差動入力
端子対１１，１２となり、コレクタ電極が差動出
力端子対１３，１４となる。なお、差動入力端子
対１１，１２は可変インピーダンス端子である第
１および第２の端子１，２に接続され、電源入力
端子１５は正の電源＋Ｖが印加される端子４に接
続される。
１１，１２およびこの入力端子対１１，１２への
入力電圧の差に対応した差動出力電流を取出す差
動出力電流を取出す差動出力端子対１３，１４を
有したもので、PNPトランジスタQ11，Q12のエミ
ツタ電極を抵抗R1を介して接続し、かつ電流源
１６，１７を介して電源入力端子１５に接続した
構成であり、Q11，Q12のベース電極が差動入力
端子対１１，１２となり、コレクタ電極が差動出
力端子対１３，１４となる。なお、差動入力端子
対１１，１２は可変インピーダンス端子である第
１および第２の端子１，２に接続され、電源入力
端子１５は正の電源＋Ｖが印加される端子４に接
続される。
Ｖ／Ｉ変換器１０の差動出力端子対１３，１４
は電流増幅器２０の入力端子対２１，２２に接続
される。電流増幅器２０は入力端子対２１，２２
への入力電流を増幅して出力端子対２３，２４へ
出力するもので、この例では一端が入力端子対２
１，２２に接続され他端が抵抗R21，R22を介して
負の電源−Ｖが印加される端子５に接続された
PN接合Q21，Q22と、入力端子対２１，２２にベ
ース電極が接続され、エミツタ電極が抵抗R13，
R14を介して−Ｖが印加される端子５に接続さ
れ、さらにコレクタ電極が出力端子対２３，２４
に接続されたトランジスタQ23，Q24とで構成さ
れる。
は電流増幅器２０の入力端子対２１，２２に接続
される。電流増幅器２０は入力端子対２１，２２
への入力電流を増幅して出力端子対２３，２４へ
出力するもので、この例では一端が入力端子対２
１，２２に接続され他端が抵抗R21，R22を介して
負の電源−Ｖが印加される端子５に接続された
PN接合Q21，Q22と、入力端子対２１，２２にベ
ース電極が接続され、エミツタ電極が抵抗R13，
R14を介して−Ｖが印加される端子５に接続さ
れ、さらにコレクタ電極が出力端子対２３，２４
に接続されたトランジスタQ23，Q24とで構成さ
れる。
電流増幅器２０の出力端子対２３，２４は電流
分割回路３０の入力端子対３１，３２に接続され
る。電流分割回路３０は入力端子対３１，３２へ
の入力電流を出力端子対３３，３４に任意の分割
比で分割して取出すもので、２組のエミツタ結合
差動トランジスタ対３５，３６からなる。すなわ
ち、エミツタ結合差動トランジスタ対３５，３６
を構成する各２個のトランジスタQ31，Q32およ
びQ33，Q34のエミツタ電極は入力端子対３１，
３２にそれぞれ共通接続され、Q31，Q34のコレ
クタ電極は＋Ｖが印加される端子４に接続され、
さらにQ32，Q35のコレクタ電極が出力端子対３
３，３４に接続されている。そしてエミツタ結合
差動トランジスタ対３５，３６の各ベース電極間
には制御端子３ａ，３ｂを介して制御電圧Vcが
印加されており、この制御電圧Vcによつて電流
の分割比が制御されるようになつている。
分割回路３０の入力端子対３１，３２に接続され
る。電流分割回路３０は入力端子対３１，３２へ
の入力電流を出力端子対３３，３４に任意の分割
比で分割して取出すもので、２組のエミツタ結合
差動トランジスタ対３５，３６からなる。すなわ
ち、エミツタ結合差動トランジスタ対３５，３６
を構成する各２個のトランジスタQ31，Q32およ
びQ33，Q34のエミツタ電極は入力端子対３１，
３２にそれぞれ共通接続され、Q31，Q34のコレ
クタ電極は＋Ｖが印加される端子４に接続され、
さらにQ32，Q35のコレクタ電極が出力端子対３
３，３４に接続されている。そしてエミツタ結合
差動トランジスタ対３５，３６の各ベース電極間
には制御端子３ａ，３ｂを介して制御電圧Vcが
印加されており、この制御電圧Vcによつて電流
の分割比が制御されるようになつている。
電流分割回路３０の出力端子対３３，３４の一
方の端子３３はカレントミラー回路４０の入力端
子４１に接続され、また他方の端子３４はカレン
トミラー回路４０の出力端子４２に接続されると
共にＶ／Ｉ変換器１０の差動入力端子対１１，１
２の他方の端子１２に接続されて帰還路を形成し
ている。
方の端子３３はカレントミラー回路４０の入力端
子４１に接続され、また他方の端子３４はカレン
トミラー回路４０の出力端子４２に接続されると
共にＶ／Ｉ変換器１０の差動入力端子対１１，１
２の他方の端子１２に接続されて帰還路を形成し
ている。
次に第３図の可変インピーダンス回路の動作を
説明する。Ｖ／Ｉ変換器１０の差動出力電流は近
似的に次式で表わされる。
説明する。Ｖ／Ｉ変換器１０の差動出力電流は近
似的に次式で表わされる。
i3＝I1−１／Ｒ１（V1−V2） ……(1)
i4＝I1＋１／Ｒ１（V1−V2） ……(2)
１／Ｒ１をK1，（V1−V2）をインピーダンス端の電圧
としてVimpとするとi3，i4は次式で求められる。
i3＝I1−K1Vimp ……(3)
i4＝I1＋K1Vimp ……(4)
一般的にはR21＝R22，R25＝R24であり、K2＝
R21／R23とすると電流増幅器２０の出力電流i5，
i6は i5＝k2 i4＝K2（I1＋K1 Vimp） ……(5) i6＝K2 i3＝K2（I1−K1 Vimp） ……(6) と表わされる。ここで電流分割回路３０の電流分
割比をｆ（Vc）とすると i7＝ｆ（Vc）・K2（I1＋K1 Vimp） ……(7) i6＝ｆ（Vc）・K2（I1−K1 Vimp） となり、ここでｆ（Vc）は ｆ（Vc）＝１／１＋ｅｘｐ（８Ｖｃ／ｋＴ） ……(8) であり、ｑは素電荷、ｋはボルツマン定数、Ｔは
絶対温度である。従つて出力電流i2は i2＝i7−i8＝ｆ（Vc）・Vimp …(9) になり、制御電圧Vcによつてコンダクタンスが
変化しそのコンダクタンスはｆ（Vc）・K1・K2で
表わされる。
R21／R23とすると電流増幅器２０の出力電流i5，
i6は i5＝k2 i4＝K2（I1＋K1 Vimp） ……(5) i6＝K2 i3＝K2（I1−K1 Vimp） ……(6) と表わされる。ここで電流分割回路３０の電流分
割比をｆ（Vc）とすると i7＝ｆ（Vc）・K2（I1＋K1 Vimp） ……(7) i6＝ｆ（Vc）・K2（I1−K1 Vimp） となり、ここでｆ（Vc）は ｆ（Vc）＝１／１＋ｅｘｐ（８Ｖｃ／ｋＴ） ……(8) であり、ｑは素電荷、ｋはボルツマン定数、Ｔは
絶対温度である。従つて出力電流i2は i2＝i7−i8＝ｆ（Vc）・Vimp …(9) になり、制御電圧Vcによつてコンダクタンスが
変化しそのコンダクタンスはｆ（Vc）・K1・K2で
表わされる。
従つて第３図の可変インピーダンス回路は、等
価的に第４図に示す如く可変インピーダンス素子
の一端側に電圧フオロワが接続された回路として
表わすことができる。
価的に第４図に示す如く可変インピーダンス素子
の一端側に電圧フオロワが接続された回路として
表わすことができる。
上記した構成によれば、端子１―２間のインピ
ーダンスは(9)式からも明らかなように端子１，２
個々の対接地電圧の変化には関係なく一定に保た
れる。従つて、端子１，２を両方共に接地電位か
ら浮かした状態、すなわちフローテイング状態で
使用できる利点がある。
ーダンスは(9)式からも明らかなように端子１，２
個々の対接地電圧の変化には関係なく一定に保た
れる。従つて、端子１，２を両方共に接地電位か
ら浮かした状態、すなわちフローテイング状態で
使用できる利点がある。
また、端子１―２間のインピーダンスの可変を
電流分割回路３０の分割比を制御することで行な
つていることから、端子１―２間のインピーダン
スの線形成が良好なものとなる。すなわち、一般
に第３図に示すように差動形電圧―電流変換器に
帰還を施すようにしたものでは、その帰還量を変
えることで端子１―２間のインピーダンスを変え
ることが可能であり、その具体的手段としては上
述のように電流分割回路の分割比を制御する方法
のほかに、帰還ループ中に設けられた電流増幅器
の利得を制御する方法も考えられる。この場合の
電流増幅器としては、入力電流をPN接合対で受
け、このPN接合対に生じる電圧をエミツタ結合
差動トランジスタ対のベース電極間に印加してコ
レクタ電極から出力電流を取出すようにし、エミ
ツタ結合差動トランジスタ対の共通エミツタ電流
を制御してその利得を変えるようなものが考えら
れる。しかしこのような電流増幅器はPN接合対
の各PN接合の電流―電圧特性の相異や、エミツ
タ結合差動トランジスタ対の各トランジスタのベ
ース・エミツタ間電圧対コレクタ電流特性の相異
がそのまま電流増幅器の非線形として現れる問題
がある。
電流分割回路３０の分割比を制御することで行な
つていることから、端子１―２間のインピーダン
スの線形成が良好なものとなる。すなわち、一般
に第３図に示すように差動形電圧―電流変換器に
帰還を施すようにしたものでは、その帰還量を変
えることで端子１―２間のインピーダンスを変え
ることが可能であり、その具体的手段としては上
述のように電流分割回路の分割比を制御する方法
のほかに、帰還ループ中に設けられた電流増幅器
の利得を制御する方法も考えられる。この場合の
電流増幅器としては、入力電流をPN接合対で受
け、このPN接合対に生じる電圧をエミツタ結合
差動トランジスタ対のベース電極間に印加してコ
レクタ電極から出力電流を取出すようにし、エミ
ツタ結合差動トランジスタ対の共通エミツタ電流
を制御してその利得を変えるようなものが考えら
れる。しかしこのような電流増幅器はPN接合対
の各PN接合の電流―電圧特性の相異や、エミツ
タ結合差動トランジスタ対の各トランジスタのベ
ース・エミツタ間電圧対コレクタ電流特性の相異
がそのまま電流増幅器の非線形として現れる問題
がある。
これに対し、第３図に示す如く電流分割回路３
０の分割比を制御して端子１―２間のインピーダ
ンスを変えるようにすると、電流増幅器２０とし
ては利得が固定のものでよいので差動形に代えて
直線性の良い単なる電流反転形のものを用いるこ
とができ、一方電流分割回路３０においても非線
形の要素は小さい。従つて端子１―２間のインピ
ーダンスの線形成は非常に良好なものとなる。
０の分割比を制御して端子１―２間のインピーダ
ンスを変えるようにすると、電流増幅器２０とし
ては利得が固定のものでよいので差動形に代えて
直線性の良い単なる電流反転形のものを用いるこ
とができ、一方電流分割回路３０においても非線
形の要素は小さい。従つて端子１―２間のインピ
ーダンスの線形成は非常に良好なものとなる。
このように本発明による可変インピーダンス回
路は、フローテイング状態で使用でき、さらに線
形性が良好であるため、特に可変インピーダンス
回路を伝達関数の制御要素とするオーデイオ用ト
ーンコントロール回路や能動フイルタを集積回路
化する場合に回路構成上の自由度の向上、コンデ
ンサなど外付素子の接続のためのピン数の減少を
図ることができて極めて好都合である。
路は、フローテイング状態で使用でき、さらに線
形性が良好であるため、特に可変インピーダンス
回路を伝達関数の制御要素とするオーデイオ用ト
ーンコントロール回路や能動フイルタを集積回路
化する場合に回路構成上の自由度の向上、コンデ
ンサなど外付素子の接続のためのピン数の減少を
図ることができて極めて好都合である。
第５図は本発明の第２の実施例を示したもの
で、２組の電流分割回路３０ａ，３０ｂを設け、
その各入力端子対３１ａ，３２ａおよび３１ｂ，
３２ｂを電流増幅器２０の出力端子対２３，２４
に共通接続し、各出力端子対３３ａ，３４ａおよ
び３３ｂ，３４ｂをカレントミラー回路４０ａ，
４０ｂの入出力端子４１ａ，４２ａおよび４１
ｂ，４２ｂにそれぞれ接続すると共に、一方の出
力端子３４ａ，３４ｂをＶ／Ｉ変換器１０の差動
入力端子対１１，１２にそれぞれ接続して帰還路
を形成したものである。この場合、電流分割回路
３０ａ，３０ｂは同一の制御電圧Vcにより分割
比が制御される。
で、２組の電流分割回路３０ａ，３０ｂを設け、
その各入力端子対３１ａ，３２ａおよび３１ｂ，
３２ｂを電流増幅器２０の出力端子対２３，２４
に共通接続し、各出力端子対３３ａ，３４ａおよ
び３３ｂ，３４ｂをカレントミラー回路４０ａ，
４０ｂの入出力端子４１ａ，４２ａおよび４１
ｂ，４２ｂにそれぞれ接続すると共に、一方の出
力端子３４ａ，３４ｂをＶ／Ｉ変換器１０の差動
入力端子対１１，１２にそれぞれ接続して帰還路
を形成したものである。この場合、電流分割回路
３０ａ，３０ｂは同一の制御電圧Vcにより分割
比が制御される。
この実施例の構成によれば端子１から見たコン
ダクタンスと 端子２から見たコンダクタンスは いずれも有限の値となる。従つてこの第５図の
可変インピーダンス回路は等価的に第６図に示す
如く一端側に電圧フオロワが接続された２つの可
変インピーダンス回路要素を逆並列接続したもの
として表わすことができる。
ダクタンスと 端子２から見たコンダクタンスは いずれも有限の値となる。従つてこの第５図の
可変インピーダンス回路は等価的に第６図に示す
如く一端側に電圧フオロワが接続された２つの可
変インピーダンス回路要素を逆並列接続したもの
として表わすことができる。
第７図は本発明の第３の実施例を示したもの
で、第５図と異なるところは電流増幅器２０にト
ランジスタを２個追加して２組の出力端子対２３
ａ，２３ｂおよび２３ｂ，２４ｂを設け、これら
を２組の電流分割回路３０ａ，３０ｂの入力端子
対３１ａ，３２ａおよび３１ｂ，３２ｂに接続
し、さらに電流分割回路３０ａ，３０ｂの制御電
圧Vca，Vcbを独立に変えることができるように
したものである。このようにすると、Vca，Vcb
により端子１，２からそれぞれ見たインピーダン
スを任意に異ならせることができる。
で、第５図と異なるところは電流増幅器２０にト
ランジスタを２個追加して２組の出力端子対２３
ａ，２３ｂおよび２３ｂ，２４ｂを設け、これら
を２組の電流分割回路３０ａ，３０ｂの入力端子
対３１ａ，３２ａおよび３１ｂ，３２ｂに接続
し、さらに電流分割回路３０ａ，３０ｂの制御電
圧Vca，Vcbを独立に変えることができるように
したものである。このようにすると、Vca，Vcb
により端子１，２からそれぞれ見たインピーダン
スを任意に異ならせることができる。
なお、本発明における差動形Ｖ／Ｉ変換器１０
は第１〜第３の実施例中に示したものに限定され
ない。例えば第１〜第３の実施例中に示したＶ／
Ｉ変換器１０は出力電流を流し出す電流源
（current souse）の形で構成したが、出力電流を
吸込み電流吸込み（current sink）の形で構成す
ることも可能である。しかし一般には電流源の形
で構成した方が直流的な制約が少なく、特別なレ
ベルシフト手段を考慮しないで済み好都合であ
る。
は第１〜第３の実施例中に示したものに限定され
ない。例えば第１〜第３の実施例中に示したＶ／
Ｉ変換器１０は出力電流を流し出す電流源
（current souse）の形で構成したが、出力電流を
吸込み電流吸込み（current sink）の形で構成す
ることも可能である。しかし一般には電流源の形
で構成した方が直流的な制約が少なく、特別なレ
ベルシフト手段を考慮しないで済み好都合であ
る。
差動形電圧―電流変換器１０の他の構成例とし
て、第８図に示すような２個のNPNトランジス
タQ12，Q14によるエミツタフオロワとその各エ
ミツタ側に挿入した抵抗R13，R14とからなる構成
としてもよい。この場合、差動出力端子対１３，
１４のインピーダンスが低い値を持つが、結果と
して差動形電流増幅器２０に対し端子１１(1)―１
２(2)間の電位差に比例した差動出力電流を与えれ
ばよいので、この点におけるインピーダンスは問
題とならない。
て、第８図に示すような２個のNPNトランジス
タQ12，Q14によるエミツタフオロワとその各エ
ミツタ側に挿入した抵抗R13，R14とからなる構成
としてもよい。この場合、差動出力端子対１３，
１４のインピーダンスが低い値を持つが、結果と
して差動形電流増幅器２０に対し端子１１(1)―１
２(2)間の電位差に比例した差動出力電流を与えれ
ばよいので、この点におけるインピーダンスは問
題とならない。
第１図は可変インピーダンス回路の概念を示す
図、第２図ａ，ｂは可変インピーダンス回路の使
用態様例を示す図、第３図は本発明の第１の実施
例を示す図、第４図はその等価回路図、第５図は
本発明の第２の実施例を示す回路図、第６図はそ
の等価回路図、第７図は本発明の第３の実施例を
示す回路図、第８図は本発明で用いる差動形電圧
―電流変換器の他の構成例を示す回路図である。 １０……差動形電圧―電流変換器、２０……電
流増幅器、３０，３０ａ，３０ｂ……電流分割回
路、４０，４０ａ，４０ｂ……カレントミラー回
路。
図、第２図ａ，ｂは可変インピーダンス回路の使
用態様例を示す図、第３図は本発明の第１の実施
例を示す図、第４図はその等価回路図、第５図は
本発明の第２の実施例を示す回路図、第６図はそ
の等価回路図、第７図は本発明の第３の実施例を
示す回路図、第８図は本発明で用いる差動形電圧
―電流変換器の他の構成例を示す回路図である。 １０……差動形電圧―電流変換器、２０……電
流増幅器、３０，３０ａ，３０ｂ……電流分割回
路、４０，４０ａ，４０ｂ……カレントミラー回
路。
Claims (1)
- 【特許請求の範囲】 １ 差動入力端子対および差動出力端子対を有す
る差動形電圧―電流変換器と、 この電圧―電流変換器の前記差動出力端子対か
らの電流が入力端子対に出力され、出力端子対よ
り増幅した電流を出力する電流増幅器と、 この電流増幅器の出力端子対からそれぞれ出力
される電流を同一電流分割比で分割して異なる出
力端子に出力する２組のエミツタ結合差動トラン
ジスタ対からなる電流分割回路と、 この電流分割回路の一方の出力端子に入力端子
が接続され、出力端子が該電流分割回路の他方の
出力端子および前記差動入力端子対の一方に接続
されたカレントミラー回路とを備え、 前記電流分割回路の電流分割比の制御により前
記差動入力端子間のインピーダンスが変化するこ
とを特徴とする可変インピーダンス回路。 ２ 差動入力端子対および差動出力端子対を有す
る差動形電圧―電流変換器と、 この電圧―電流変換器の前記差動出力端子対か
らの電流が入力端子対に出力され、出力端子対よ
り増幅した電流を出力する電流増幅器と、 この電流増幅器の出力端子対からそれぞれ出力
される電流を同一電流分割比で分割して異なる出
力端子に出力する２組のエミツタ結合差動トラン
ジスタ対からなる第１の電流分割回路と、 前記電流増幅器の出力端子対からそれぞれ出力
される電流を同一電流分割比で分割して異なる出
力端子に出力する２組のエミツタ結合差動トラン
ジスタ対からなる第２の電流分割回路と、 前記第１の電流分割回路の一方の出力端子に入
力端子が接続され、出力端子が該電流分割回路の
他方の出力端子および前記差動入力端子対の一方
に接続された第１のカレントミラー回路と、 前記第２の電流分割回路の一方の出力端子に入
力端子が接続され、出力端子が該電流分割回路の
他方の出力端子および前記差動入力端子対の他方
に接続された第２のカレントミラー回路とを備
え、 前記第１および第２の電流分割回路の電流分割
比の制御により前記差動入力端子対間のインピー
ダンスが変化することを特徴とする可変インピー
ダンス回路。 ３ 差動入力端子対および差動出力端子対を有す
る差動形電圧―電流変換器と、 この電圧―電流変換器の前記差動出力端子対か
らの電流が入力端子対に出力され、第１および第
２の出力端子対より増幅した電流を出力する電流
増幅器と、 この電流増幅器の第１の出力端子対からそれぞ
れ出力される電流を同一電流分割比で分割して異
なる出力端子に出力する２組のエミツタ結合差動
トランジスタ対からなる第１の電流分割回路と、 前記電流増幅器の第２の出力端子対からそれぞ
れ出力される電流を同一電流分割比で分割して異
なる出力端子に出力する２組のエミツタ結合差動
トランジスタ対からなる第２の電流分割回路と、 前記第１の電流分割回路の一方の出力端子に入
力端子が接続され、出力端子が該電流分割回路の
他方の出力端子および前記差動入力端子対の一方
に接続された第１のカレントミラー回路と、 前記第２の電流分割回路の一方の出力端子に入
力端子が接続され、出力端子が該電流分割回路の
他方の出力端子および前記差動入力端子対の他方
に接続された第２のカレントミラー回路とを備
え、 前記第１および第２の電流分割回路の電流分割
比の制御により前記差動入力端子対間のインピー
ダンスが変化することを特徴とする可変インピー
ダンス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824678A JPS5564421A (en) | 1978-11-09 | 1978-11-09 | Variable impedance circuit |
| US06/018,665 US4288707A (en) | 1978-03-14 | 1979-03-08 | Electrically variable impedance circuit |
| EP79100751A EP0004099B1 (en) | 1978-03-14 | 1979-03-13 | Electrically variable impedance circuit |
| DE7979100751T DE2962940D1 (en) | 1978-03-14 | 1979-03-13 | Electrically variable impedance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824678A JPS5564421A (en) | 1978-11-09 | 1978-11-09 | Variable impedance circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5564421A JPS5564421A (en) | 1980-05-15 |
| JPS6144409B2 true JPS6144409B2 (ja) | 1986-10-02 |
Family
ID=15217477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13824678A Granted JPS5564421A (en) | 1978-03-14 | 1978-11-09 | Variable impedance circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5564421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371114U (ja) * | 1986-10-29 | 1988-05-13 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799810A (en) * | 1980-12-12 | 1982-06-21 | Matsushita Electric Ind Co Ltd | Signal controller |
| JPS5910035A (ja) * | 1982-07-09 | 1984-01-19 | Hitachi Ltd | 可変インピ−ダンス装置 |
| US4990872A (en) * | 1987-06-17 | 1991-02-05 | Sanyo Electric Co., Ltd. | Variable reactance circuit producing negative to positive varying reactance |
| JPH0198308A (ja) * | 1987-10-09 | 1989-04-17 | Matsushita Electric Ind Co Ltd | 電圧制御増幅器 |
| JP2008072768A (ja) * | 2007-11-30 | 2008-03-27 | Mitsubishi Electric Corp | 可変抵抗回路 |
-
1978
- 1978-11-09 JP JP13824678A patent/JPS5564421A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371114U (ja) * | 1986-10-29 | 1988-05-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5564421A (en) | 1980-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| US4379268A (en) | Differential amplifier circuit | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| US3649926A (en) | Bias circuitry for a differential circuit utilizing complementary transistors | |
| KR960016901B1 (ko) | 필터 장치 | |
| JPH0322723B2 (ja) | ||
| JPS6144409B2 (ja) | ||
| JPS5820482B2 (ja) | 増巾器 | |
| GB2081039A (en) | Gain control circuits | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0344455B2 (ja) | ||
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| US4267521A (en) | Compound transistor circuitry | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| US4137506A (en) | Compound transistor circuitry | |
| JPH0257372B2 (ja) | ||
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| US4169247A (en) | Gain control circuit in combination with a differential amplifier | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPH0462608B2 (ja) | ||
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0239881B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPH0526814Y2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 |