JPH0334032B2 - - Google Patents
Info
- Publication number
- JPH0334032B2 JPH0334032B2 JP56075760A JP7576081A JPH0334032B2 JP H0334032 B2 JPH0334032 B2 JP H0334032B2 JP 56075760 A JP56075760 A JP 56075760A JP 7576081 A JP7576081 A JP 7576081A JP H0334032 B2 JPH0334032 B2 JP H0334032B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- output
- logic
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、周期的な動作を行う論理回路の故障
を検知する方法に関するものである。
を検知する方法に関するものである。
周期的な動作を行う論理回路の故障検知方法と
しては、一般にウオツチドツグタイマが多く用い
られている。この方法は、1組のカウンタ回路に
より論理回路における周期動作の時間的な間隔を
計数し、あらかじめ定められた周期動作時隔以上
の値、すなわちウオツチドツグタイマがタイムア
ツプに至ると異常処理開始のトリガとするもので
あるが、論理回路が正常時には周期動作の都度カ
ウンタが初期セツトされることによりウオツチド
ツグタイマはタイムアツプには至らず、従つてタ
イムアツプ以後における回路の動作が行われない
ため、異常処理開始のトリガとなる回路の故障が
判断できなかつた。
しては、一般にウオツチドツグタイマが多く用い
られている。この方法は、1組のカウンタ回路に
より論理回路における周期動作の時間的な間隔を
計数し、あらかじめ定められた周期動作時隔以上
の値、すなわちウオツチドツグタイマがタイムア
ツプに至ると異常処理開始のトリガとするもので
あるが、論理回路が正常時には周期動作の都度カ
ウンタが初期セツトされることによりウオツチド
ツグタイマはタイムアツプには至らず、従つてタ
イムアツプ以後における回路の動作が行われない
ため、異常処理開始のトリガとなる回路の故障が
判断できなかつた。
上記のようにウオツチドツグタイマのうちの常
時動作していない部分の故障が発見されない状態
で論理回路の故障が発生すると、迅速な出力の抑
止とか、定められた状態に固定出力するなどのフ
エイルセイフな機能は得難く、保安系装置への導
入には大きな制約があつた。
時動作していない部分の故障が発見されない状態
で論理回路の故障が発生すると、迅速な出力の抑
止とか、定められた状態に固定出力するなどのフ
エイルセイフな機能は得難く、保安系装置への導
入には大きな制約があつた。
本発明は、上記欠点を除去するためになされた
もので、以下、本発明の実施例を図に従つて説明
する。第1図は、本発明の方法を実施するための
回路構成を示すブロツク図で、論理回路1の処理
結果Hを出力回路5に接続するとともに、該論理
回路1からの論理動作終了信号Aを監視回路4に
接続し、該監視回路4からの起動信号Bおよび出
力抑止信号Gをそれぞれ前記論理回路1と前記出
力回路5に接続する。
もので、以下、本発明の実施例を図に従つて説明
する。第1図は、本発明の方法を実施するための
回路構成を示すブロツク図で、論理回路1の処理
結果Hを出力回路5に接続するとともに、該論理
回路1からの論理動作終了信号Aを監視回路4に
接続し、該監視回路4からの起動信号Bおよび出
力抑止信号Gをそれぞれ前記論理回路1と前記出
力回路5に接続する。
またタイマ回路2、カウンタ回路3および前記
監視回路4から成るウオツチドツグタイマの前記
タイマ回路2のタイムアツプ信号Fを前記カウン
タ回路3に接続し、該カウンタ回路3のカウント
アツプ信号Cおよび計数出力信号Dを前記監視回
路4に接続するとともに該監視回路4からのカウ
ンタ計数制御信号Eを前記カウンタ回路3に接続
することにより構成される。
監視回路4から成るウオツチドツグタイマの前記
タイマ回路2のタイムアツプ信号Fを前記カウン
タ回路3に接続し、該カウンタ回路3のカウント
アツプ信号Cおよび計数出力信号Dを前記監視回
路4に接続するとともに該監視回路4からのカウ
ンタ計数制御信号Eを前記カウンタ回路3に接続
することにより構成される。
第2図は、第1図の具体的な実施例における前
記論理回路1の動作が正常の場合と前記タイマ回
路2あるいはカウンタ回路3が故障の場合の動作
を説明するためのものである。
記論理回路1の動作が正常の場合と前記タイマ回
路2あるいはカウンタ回路3が故障の場合の動作
を説明するためのものである。
前記カウンタ回路3は、前記監視回路4からの
起動信号Bが出力されるさいに、一担初期値がセ
ツトされるとともに、周期的あるいはプリセツト
によりタイムアツプする前記タイマ回路2のタイ
ムアツプ信号Fにより、タイムアツプの都度イン
クリメントされる。この状態において前記論理回
路1の論理動作終了信号Aにより前記監視回路4
が起動されると、該監視回路4は、第2図に示す
ように前記カウンタ回路3の計数出力信号Dを入
力し、この計数値1があらかじめ定められた数値
の範囲内にあれば前記タイマ回路2およびカウン
タ回路3は正常に動作していると判断するととも
に、前記論理回路1の動作周期が正常と判断す
る。
起動信号Bが出力されるさいに、一担初期値がセ
ツトされるとともに、周期的あるいはプリセツト
によりタイムアツプする前記タイマ回路2のタイ
ムアツプ信号Fにより、タイムアツプの都度イン
クリメントされる。この状態において前記論理回
路1の論理動作終了信号Aにより前記監視回路4
が起動されると、該監視回路4は、第2図に示す
ように前記カウンタ回路3の計数出力信号Dを入
力し、この計数値1があらかじめ定められた数値
の範囲内にあれば前記タイマ回路2およびカウン
タ回路3は正常に動作していると判断するととも
に、前記論理回路1の動作周期が正常と判断す
る。
次いで前記監視回路4は、前記カウンタ回路3
のカウントアツプ値nから前記計数値1を減算し
た数だけ該カウンタ回路3を前記計数制御信号E
によりインクリメントした後、該カウンタ回路3
からの計数出力信号Dがカウントアツプ値のnに
なつているかを検査し、nになつていれば前記計
数制御信号Eにより前記カウンタ回路3を初期セ
ツトするとともに前記論理回路起動信号Bにより
論理回路1を起動するが、nになつていなければ
該カウンタ回路3が故障と判断して、前記出力抑
止信号Gにより前記出力回路5の外部出力情報I
を、あらかじめ定められた状態(例えば論理
“0”など)に強制出力させ前記論理回路1の起
動を行わない。
のカウントアツプ値nから前記計数値1を減算し
た数だけ該カウンタ回路3を前記計数制御信号E
によりインクリメントした後、該カウンタ回路3
からの計数出力信号Dがカウントアツプ値のnに
なつているかを検査し、nになつていれば前記計
数制御信号Eにより前記カウンタ回路3を初期セ
ツトするとともに前記論理回路起動信号Bにより
論理回路1を起動するが、nになつていなければ
該カウンタ回路3が故障と判断して、前記出力抑
止信号Gにより前記出力回路5の外部出力情報I
を、あらかじめ定められた状態(例えば論理
“0”など)に強制出力させ前記論理回路1の起
動を行わない。
また、前記カウンタ回路3の計数値iがあらか
じめ定められた数値の範囲内になければ、前記論
理回路1の論理動作周期に異常があつたと判断
し、前記出力抑止信号Gにより前記出力回路5の
外部出力情報Iをあらかじめ定められた状態に強
制出力させ前記論理回路1の起動を行わない。な
お前記論理回路起動信号Bにより該論理回路1が
起動されると定められた処理動作の結果から出力
情報Hを前記出力回路5に出力し、処理終了とと
もに論理回路動作終了信号Aを前記監視回路4に
出力する。
じめ定められた数値の範囲内になければ、前記論
理回路1の論理動作周期に異常があつたと判断
し、前記出力抑止信号Gにより前記出力回路5の
外部出力情報Iをあらかじめ定められた状態に強
制出力させ前記論理回路1の起動を行わない。な
お前記論理回路起動信号Bにより該論理回路1が
起動されると定められた処理動作の結果から出力
情報Hを前記出力回路5に出力し、処理終了とと
もに論理回路動作終了信号Aを前記監視回路4に
出力する。
第3図は、前記論理回路1が故障し前記論理動
作終了信号Aが発生しなくなつた場合の動作を説
明するためのものである。
作終了信号Aが発生しなくなつた場合の動作を説
明するためのものである。
図において、前記論理回路1が故障し前記論理
動作終了信号Aが発生しなくなると、前記カウン
タ回路3は連続に計数されるため、一定時間を経
過するとカウントアツプ値のnに達しカウントア
ツプ信号Cにより前記監視回路4が起動される。
該監視回路4は、前記出力抑止信号Gにより前記
出力回路5の外部出力情報をあらかじめ定めら
れた状態に強制出力させ前記論理回路1の起動を
行わない。
動作終了信号Aが発生しなくなると、前記カウン
タ回路3は連続に計数されるため、一定時間を経
過するとカウントアツプ値のnに達しカウントア
ツプ信号Cにより前記監視回路4が起動される。
該監視回路4は、前記出力抑止信号Gにより前記
出力回路5の外部出力情報をあらかじめ定めら
れた状態に強制出力させ前記論理回路1の起動を
行わない。
本実施例では、前記タイマ回路2の周期動作を
前記監視回路4が前記カウンタ回路3の計数出力
信号Dを監視することにより、該カウンタ回路3
を含めて故障を発見できる他、前記論理回路1の
周期動作時隔をも監視することにより該論理回路
1の異常動作も発見できる。
前記監視回路4が前記カウンタ回路3の計数出力
信号Dを監視することにより、該カウンタ回路3
を含めて故障を発見できる他、前記論理回路1の
周期動作時隔をも監視することにより該論理回路
1の異常動作も発見できる。
また正常動作時でも前記カウンタ回路3のカウ
ントアツプ動作の検査を行うため、該カウンタ回
路3の故障も事前に発見することができ、即前記
出力回路5の外部出力情報を定められた状態に
強制出力することができる。
ントアツプ動作の検査を行うため、該カウンタ回
路3の故障も事前に発見することができ、即前記
出力回路5の外部出力情報を定められた状態に
強制出力することができる。
一方前記監視回路4は、前記論理回路1の動作
停止などの故障が発生すると前記カウンタ回路3
からタイムアツプ信号Cにより故障検知ができ、
しかも本発明におけるウオツチドツグタイマの故
障検知もできるので、きわめて高い確率で前記論
理回路1の故障検知ができ、かつ前記出力回路1
の外部出力情報をあらかじめ定められた状態に
強制出力することができる。
停止などの故障が発生すると前記カウンタ回路3
からタイムアツプ信号Cにより故障検知ができ、
しかも本発明におけるウオツチドツグタイマの故
障検知もできるので、きわめて高い確率で前記論
理回路1の故障検知ができ、かつ前記出力回路1
の外部出力情報をあらかじめ定められた状態に
強制出力することができる。
したがつて従来は汎用の論理部品を用いたデジ
タル論理回路は、保安装置への導入が難かしいと
されていたが、本発明の方法を用いることにより
その導入が容易となり保安装置として機能向上小
型化、低価格化および信頼度の向上などが可能と
なる。
タル論理回路は、保安装置への導入が難かしいと
されていたが、本発明の方法を用いることにより
その導入が容易となり保安装置として機能向上小
型化、低価格化および信頼度の向上などが可能と
なる。
第1図は本発明の方法を実施するための回路構
成を示すブロツク図、第2図は、第1図の回路構
成における動作を説明するためのフローチヤー
ト、第3図は、論理回路が故障した場合のフロー
チヤートを示す。 1……論理回路、2……タイマ回路、3……カ
ウンタ回路、4……監視回路、5……出力回路。
成を示すブロツク図、第2図は、第1図の回路構
成における動作を説明するためのフローチヤー
ト、第3図は、論理回路が故障した場合のフロー
チヤートを示す。 1……論理回路、2……タイマ回路、3……カ
ウンタ回路、4……監視回路、5……出力回路。
Claims (1)
- 1 論理回路の周期的な動作を監視するためのウ
オツチドツグタイマを、周期タイマまたはプリセ
ツトタイマから成るタイマ回路とカウンタ回路お
よび監視回路から構成し、前記カウンタ回路を前
記タイマ回路と前記監視回路に接続するととも
に、該監視回路を論理回路と出力回路に、さらに
前記論理回路を前記出力回路にそれぞれ接続し、
前記監視回路は、前記論理回路からの周期動作終
了信号を入力する都度、前記カウンタ回路の計数
値を入力し、その計数値がフルカウント以下の定
められた範囲内にある場合には、前記論理回路の
動作と前記タイマ回路および前記カウンタ回路の
計数動作が正常と判断し、さらに該カウンタ回路
をフルカウントまで既知の数だけインクリメント
あるいは加算してフルカウントに至ると前記カウ
ンタ回路のカウントアツプ動作が正常と判断し
て、前記論理回路の次の周期動作を監視するため
の初期値を前記カウンタ回路にセツトするととも
に、前記論理回路を起動して該論理回路と前記ウ
オツチドツグタイマの正常動作を相互で監視する
ようにし、前記カウンタ回路の計数値が定められ
た範囲外の場合には、前記論理回路の故障と判断
し、また前記カウンタ回路がフルカウントに至ら
ない場合には該カウンタ回路のカウントアツプ動
作が故障と判断し、前記出力回路の出力をあらか
じめ定められた状態に強制出力するとともに前記
論理回路を停止させ、さらに前記カウンタ回路が
連続的に計数され、フルカウントに至つた場合に
はこれを前記論理回路の故障として判断し、前記
出力回路の出力をあらかじめ定められた状態に強
制出力するとともに前記論理回路の起動を行わな
いことを特徴とした論理回路の故障検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075760A JPS57192132A (en) | 1981-05-21 | 1981-05-21 | Failure detecting method for logical circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075760A JPS57192132A (en) | 1981-05-21 | 1981-05-21 | Failure detecting method for logical circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57192132A JPS57192132A (en) | 1982-11-26 |
| JPH0334032B2 true JPH0334032B2 (ja) | 1991-05-21 |
Family
ID=13585499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56075760A Granted JPS57192132A (en) | 1981-05-21 | 1981-05-21 | Failure detecting method for logical circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57192132A (ja) |
-
1981
- 1981-05-21 JP JP56075760A patent/JPS57192132A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57192132A (en) | 1982-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633092B2 (ja) | マイコン故障監視装置 | |
| US4956807A (en) | Watchdog timer | |
| JPH0632144B2 (ja) | 環境異常警報装置 | |
| US5440725A (en) | Microprocessor circuit arrangement with watchdog circuit | |
| JPH0626894A (ja) | 異常判定装置 | |
| JPH0334032B2 (ja) | ||
| JP4126849B2 (ja) | マルチcpuシステムの監視方式 | |
| KR0125945B1 (ko) | 중앙처리장치의 동작 상태 감시장치 및 그 방법 | |
| JP2680473B2 (ja) | ウォッチドック機構 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPH05313955A (ja) | Cpuの異常検出回路 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPS6343770B2 (ja) | ||
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| JPH0418321B2 (ja) | ||
| JP2548479B2 (ja) | コンピュータシステムの動作監視方法 | |
| JPS5834855B2 (ja) | 計算機監視方法 | |
| SU1537856A1 (ru) | Ограничитель вибраций газотурбинного двигател | |
| JP2555688Y2 (ja) | ディジタルリレーの監視装置 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPS61275939A (ja) | マイクロコンピユ−タシステムの誤動作防止回路 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| SU674073A1 (ru) | Приемное устройство системы телесигнализации | |
| JP2503886B2 (ja) | 自動計測装置 | |
| SU651351A1 (ru) | Устройство дл контрол логических блоков |