JPH0418321B2 - - Google Patents
Info
- Publication number
- JPH0418321B2 JPH0418321B2 JP56193690A JP19369081A JPH0418321B2 JP H0418321 B2 JPH0418321 B2 JP H0418321B2 JP 56193690 A JP56193690 A JP 56193690A JP 19369081 A JP19369081 A JP 19369081A JP H0418321 B2 JPH0418321 B2 JP H0418321B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- control command
- signal
- control
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプログラム異常時に、外部
制御対象に対し異常な制御指令が出力されないよ
うにした制御指令出力制御装置に関するものであ
る。
制御対象に対し異常な制御指令が出力されないよ
うにした制御指令出力制御装置に関するものであ
る。
近年、制御装置一般も次第にマイクロコンピユ
ータ制御化されつつあるが、マイクロコンピユー
タ制御化された場合、ハードウエアの異常に対し
ては勿論のこと、マイクロプログラム自体の異常
に対しても当然何等かの対策が採られなければな
らないが、従来にあつては、プログラムの異常に
対する対策は十分でなかつたのが実情である。プ
ログラムが異常となつた場合、制御指令の出力時
間に関し、異常は制御指令、あるいは操作指令が
制御対象に出力される虞れがあり、異常な制御指
令、あるいは操作指令によつて不測な事故や破壊
が発生するというものである。
ータ制御化されつつあるが、マイクロコンピユー
タ制御化された場合、ハードウエアの異常に対し
ては勿論のこと、マイクロプログラム自体の異常
に対しても当然何等かの対策が採られなければな
らないが、従来にあつては、プログラムの異常に
対する対策は十分でなかつたのが実情である。プ
ログラムが異常となつた場合、制御指令の出力時
間に関し、異常は制御指令、あるいは操作指令が
制御対象に出力される虞れがあり、異常な制御指
令、あるいは操作指令によつて不測な事故や破壊
が発生するというものである。
このような不具合を遠方監視制御システムにお
ける子局の操作出力回路に例を採つて説明すれば
以下のようである。
ける子局の操作出力回路に例を採つて説明すれば
以下のようである。
即ち、第１図は従来技術に係る制御指令出力制
御装置としてのその操作出力回路を示したもので
ある。これによる場合、親局からの制御指令（操
作出力内容および被選択制御対象名から構成）は
伝送路を介し子局の伝送・コード変換部１に取り
込まれた後、最終的には最終出力部としての操作
出力メモリ部２には操作出力内容が、また、選択
出力メモリ部（デコード機能を具備）３には被選
択制御対象名が取り込まれるようになつている。
レジスタとしての選択出力メモリ部３の出力によ
つて外部に存する複数の制御対象より何れか１つ
を選択した上、その選択された制御対象にレジス
タとしての操作出力メモリ部２より制御指令を与
えんとするものである。因みに、本例での制御指
令は入指令と切指令の２通りとされ、したがつ
て、各制御対象対応に２つの制御指令出力用の
（アンド）ゲート４が設けられるようになつてい
る。制御指令の出力態様はシステムによつて異な
るが、規定パルス幅のパルス信号として出力され
る場合とパルス幅可変のパルス信号として出力さ
れる場合とに大別されるようになつている。例え
ば単なるオン、オフ制御の場合は規定パルス幅の
パルス信号として出力すれば十分であるが、開閉
制御や上下動制御、といつた具合に、制御指令が
出力されている時間によつて状態が連続的に制御
される調整制御などの場合には、パルス幅可変の
パルス信号として出力されるようになつているわ
けである。
御装置としてのその操作出力回路を示したもので
ある。これによる場合、親局からの制御指令（操
作出力内容および被選択制御対象名から構成）は
伝送路を介し子局の伝送・コード変換部１に取り
込まれた後、最終的には最終出力部としての操作
出力メモリ部２には操作出力内容が、また、選択
出力メモリ部（デコード機能を具備）３には被選
択制御対象名が取り込まれるようになつている。
レジスタとしての選択出力メモリ部３の出力によ
つて外部に存する複数の制御対象より何れか１つ
を選択した上、その選択された制御対象にレジス
タとしての操作出力メモリ部２より制御指令を与
えんとするものである。因みに、本例での制御指
令は入指令と切指令の２通りとされ、したがつ
て、各制御対象対応に２つの制御指令出力用の
（アンド）ゲート４が設けられるようになつてい
る。制御指令の出力態様はシステムによつて異な
るが、規定パルス幅のパルス信号として出力され
る場合とパルス幅可変のパルス信号として出力さ
れる場合とに大別されるようになつている。例え
ば単なるオン、オフ制御の場合は規定パルス幅の
パルス信号として出力すれば十分であるが、開閉
制御や上下動制御、といつた具合に、制御指令が
出力されている時間によつて状態が連続的に制御
される調整制御などの場合には、パルス幅可変の
パルス信号として出力されるようになつているわ
けである。
ところで、上記の如くにして制御指令が制御対
象に出力される場合、その出力時間はプログラム
によつて制御されるが、プログラム自体の異常時
にあつてはその制御が不可能になるというもので
ある。例えばオン、オフ制御が制御対象に対して
行われている場合に、プログラムが異常になつた
とすれば、選択出力メモリ部３および操作出力メ
モリ部２に対するプログラムによる更新制御は不
可能となり、規定パルス幅のパルス信号として出
力されるべきものが恰もパルス幅大のレベル信号
として出力されるようになるものである。パルス
信号のパルス幅は操作出力回路と制御対象とのイ
ンターフエース回路の電気的、構造的な強度値に
もとづいて規定されているが、プログラムの異常
により連続的に出力されることにもなれば、各種
回路や制御対象の破壊などにつながろうというわ
けである。また、調整制御中にプログラムの異常
が発生すれば、制御指令の出力時間が不当に断続
されることになり、同様な不具合が生じるという
ものである。
象に出力される場合、その出力時間はプログラム
によつて制御されるが、プログラム自体の異常時
にあつてはその制御が不可能になるというもので
ある。例えばオン、オフ制御が制御対象に対して
行われている場合に、プログラムが異常になつた
とすれば、選択出力メモリ部３および操作出力メ
モリ部２に対するプログラムによる更新制御は不
可能となり、規定パルス幅のパルス信号として出
力されるべきものが恰もパルス幅大のレベル信号
として出力されるようになるものである。パルス
信号のパルス幅は操作出力回路と制御対象とのイ
ンターフエース回路の電気的、構造的な強度値に
もとづいて規定されているが、プログラムの異常
により連続的に出力されることにもなれば、各種
回路や制御対象の破壊などにつながろうというわ
けである。また、調整制御中にプログラムの異常
が発生すれば、制御指令の出力時間が不当に断続
されることになり、同様な不具合が生じるという
ものである。
以上、制御指令の異常出力をプログラムの異
常、あるいは暴走という観点から説明したが、プ
ログラムの異常や暴走はハードウエアの異常とは
大きく異なつている。というのは、プログラムの
異常や暴走はノイズなどのインターミツテンド
（一時的、あるいは一過性の意）なエラーがトリ
ガとなつて引き起こされ易く、一旦プログラムが
異常となつたり暴走すれば、それは制御装置全体
の継続的な異常につながるようになるからであ
る。したがつて、マイクロコンピユータ制御の制
御装置においては純然たるハードウエア構成の制
御装置とは異なつた形で異常に対処する必要があ
る。ハードウエア構成の制御装置で行われていた
異常時における各種インターロツク処理や誤動作
防止処理、異常制御指令出力防止処理をマイクロ
コンピユータ制御の制御装置が行うとすれば、そ
れらをソフトウエアプログラムによつて処理しな
ければならず、異なつた観点からの検討が必要と
なるものである。特に制御指令の異常出力に対し
ては考慮されなければならないものとなつてい
る。これは、制御対象の中には制御指令の異常出
力を許容し得ないものがあり、制御指令の異常出
力によつて制御対象が制御不可能に陥る場合に
は、それが致命的な事故を引き起こすことにもな
りかねないからである。
常、あるいは暴走という観点から説明したが、プ
ログラムの異常や暴走はハードウエアの異常とは
大きく異なつている。というのは、プログラムの
異常や暴走はノイズなどのインターミツテンド
（一時的、あるいは一過性の意）なエラーがトリ
ガとなつて引き起こされ易く、一旦プログラムが
異常となつたり暴走すれば、それは制御装置全体
の継続的な異常につながるようになるからであ
る。したがつて、マイクロコンピユータ制御の制
御装置においては純然たるハードウエア構成の制
御装置とは異なつた形で異常に対処する必要があ
る。ハードウエア構成の制御装置で行われていた
異常時における各種インターロツク処理や誤動作
防止処理、異常制御指令出力防止処理をマイクロ
コンピユータ制御の制御装置が行うとすれば、そ
れらをソフトウエアプログラムによつて処理しな
ければならず、異なつた観点からの検討が必要と
なるものである。特に制御指令の異常出力に対し
ては考慮されなければならないものとなつてい
る。これは、制御対象の中には制御指令の異常出
力を許容し得ないものがあり、制御指令の異常出
力によつて制御対象が制御不可能に陥る場合に
は、それが致命的な事故を引き起こすことにもな
りかねないからである。
よつて、本発明の目的は、制御指令が制御対象
に出力されている間にプログラムが異常となつた
り、プログラムが暴走しても制御指令が不当に長
き時間に亘つて制御対象に出力されることがない
制御指令出力制御装置を供するにある。
に出力されている間にプログラムが異常となつた
り、プログラムが暴走しても制御指令が不当に長
き時間に亘つて制御対象に出力されることがない
制御指令出力制御装置を供するにある。
この目的のため本発明は、制御指令の出力時に
はソフトウエアプログラムによつてリトリガラブ
ル（再トリガ可）ワンシヨツト回路を一旦トリガ
した後、必要回数に亘つてそのワンシヨツト回路
を再トリガし、トリガ出力が得られている間のみ
制御指令の制御対象への出力を許容すべく構成し
たものである。トリガ出力が得られなくなれば、
操作出力メモリ部および選択出力メモリ部の出力
状態とは無関係に制御指令の制御対象に対する出
力は強制的に停止されるものである。
はソフトウエアプログラムによつてリトリガラブ
ル（再トリガ可）ワンシヨツト回路を一旦トリガ
した後、必要回数に亘つてそのワンシヨツト回路
を再トリガし、トリガ出力が得られている間のみ
制御指令の制御対象への出力を許容すべく構成し
たものである。トリガ出力が得られなくなれば、
操作出力メモリ部および選択出力メモリ部の出力
状態とは無関係に制御指令の制御対象に対する出
力は強制的に停止されるものである。
以下、本発明による制御指令出力制御装置を、
遠方監視制御システムにおける子局の操作出力回
路に例を採つて第２図から第５図により説明す
る。
遠方監視制御システムにおける子局の操作出力回
路に例を採つて第２図から第５図により説明す
る。
第２図は操作出力回路の一例での構成を示した
ものである。図示の如くトリガ回路５、リトリガ
ラブルワンシヨツト回路６が新たに設けられるよ
うになつている。トリガ回路５が制御指令の出力
開始に同期してアクセスされることによつてトリ
ガ信号ｃを発生すれば、これによつてリトリガラ
ブルワンシヨツト回路６がトリガされるが、その
トリガ出力ｄをゲート制御信号として制御対象へ
の制御指令をゲート制御するものである。本例で
は操作出力メモリ部２からの操作信号ｂが（アン
ド）ゲート７でゲート制御されるようになつてい
る。
ものである。図示の如くトリガ回路５、リトリガ
ラブルワンシヨツト回路６が新たに設けられるよ
うになつている。トリガ回路５が制御指令の出力
開始に同期してアクセスされることによつてトリ
ガ信号ｃを発生すれば、これによつてリトリガラ
ブルワンシヨツト回路６がトリガされるが、その
トリガ出力ｄをゲート制御信号として制御対象へ
の制御指令をゲート制御するものである。本例で
は操作出力メモリ部２からの操作信号ｂが（アン
ド）ゲート７でゲート制御されるようになつてい
る。
ところで、既述したように、制御指令の出力態
様にはパルス幅一定の場合と可変の場合とがある
が、パルス幅一定のパルス信号として出力される
場合には必ずしもリトリガラブルワンシヨツト回
路６を要せず、通常のワンシヨツト回路で十分で
ある。ただ、ここで注意すべきは、通常なものに
しても、リトリガラブルなものにしても、厳密な
意味でのワンシヨツト回路やリトリガラブルワン
シヨツト回路には限定されず、それらと同様な機
能をもつタイマなどであつてもよいことは勿論で
ある。場合によつてはワンシヨツト回路やリトリ
ガラブルワンシヨツト回路はプログラマブルタイ
マとして構成することも可能である。
様にはパルス幅一定の場合と可変の場合とがある
が、パルス幅一定のパルス信号として出力される
場合には必ずしもリトリガラブルワンシヨツト回
路６を要せず、通常のワンシヨツト回路で十分で
ある。ただ、ここで注意すべきは、通常なものに
しても、リトリガラブルなものにしても、厳密な
意味でのワンシヨツト回路やリトリガラブルワン
シヨツト回路には限定されず、それらと同様な機
能をもつタイマなどであつてもよいことは勿論で
ある。場合によつてはワンシヨツト回路やリトリ
ガラブルワンシヨツト回路はプログラマブルタイ
マとして構成することも可能である。
第３図ａ〜ｅは通常動作時における要部の一例
での入出力波形を示したものである。図に示すよ
うに、制御指令をパルス信号として得る場合のも
のであり、トリガ信号ｃは操作信号ｂの立上りに
同期して発生されるようになつている。ここでリ
トリガラブルワンシヨツト回路６はトリガ信号ｃ
の立上りでトリガされ、しかもそのトリガ出力ｄ
のパルス幅をＴ＋ΔTとすれば、制御指令ｅは操
作信号ｂと同一のパルス幅Ｔをもつたパルス信号
として得られるものである。パルス幅Ｔは制御指
令ｅの規定パルス幅として定められたものであ
る。
での入出力波形を示したものである。図に示すよ
うに、制御指令をパルス信号として得る場合のも
のであり、トリガ信号ｃは操作信号ｂの立上りに
同期して発生されるようになつている。ここでリ
トリガラブルワンシヨツト回路６はトリガ信号ｃ
の立上りでトリガされ、しかもそのトリガ出力ｄ
のパルス幅をＴ＋ΔTとすれば、制御指令ｅは操
作信号ｂと同一のパルス幅Ｔをもつたパルス信号
として得られるものである。パルス幅Ｔは制御指
令ｅの規定パルス幅として定められたものであ
る。
通常の場合は以上のようであるが、次に、プロ
グラムが異常となつた場合について第４図ａ〜ｅ
について説明すれば以下のようである。
グラムが異常となつた場合について第４図ａ〜ｅ
について説明すれば以下のようである。
即ち、操作信号ｂが立上つてから一定時間Ｔが
経過するまでの間にプログラムが異常になつたと
すれば、選択信号ａ、操作信号ｂはともに継続的
に出力されるようになることは明らかである。し
かし、操作信号ｂの立上りに同期してリトリガラ
ブルワンシヨツト回路６からはパルス幅Ｔ＋ΔT
のトリガ出力ｄが得られるので、制御指令ｅはト
リガ出力ｄに依存して得られるものである。即
ち、トリガ出力ｄがそのまま制御指令ｅとして得
られるものであり、ΔTの値を小さくしておけ
ば、ほぼ規定パルス幅Ｔをもつた制御指令ｅが得
られるわけである。
経過するまでの間にプログラムが異常になつたと
すれば、選択信号ａ、操作信号ｂはともに継続的
に出力されるようになることは明らかである。し
かし、操作信号ｂの立上りに同期してリトリガラ
ブルワンシヨツト回路６からはパルス幅Ｔ＋ΔT
のトリガ出力ｄが得られるので、制御指令ｅはト
リガ出力ｄに依存して得られるものである。即
ち、トリガ出力ｄがそのまま制御指令ｅとして得
られるものであり、ΔTの値を小さくしておけ
ば、ほぼ規定パルス幅Ｔをもつた制御指令ｅが得
られるわけである。
最後に、制御指令がパルス幅可変として出力さ
れる場合について第５図により説明する。パルス
幅可変として制御指令を得る場合には、リトリガ
ラブルワンシヨツト回路はほぼ周期的に再トリガ
されなければならない。
れる場合について第５図により説明する。パルス
幅可変として制御指令を得る場合には、リトリガ
ラブルワンシヨツト回路はほぼ周期的に再トリガ
されなければならない。
先ず通常の場合について説明すれば、リトリガ
ラブルワンシヨツト回路６は操作信号ｂの立上り
に同期してトリガされた後は、トリガ出力ｄ本来
のパルス幅Ｔ＋ΔT未満の時間内で、例えば時間
Ｔを周期として所定数回再トリガされるようにな
つている。これによりリトリガラブルワンシヨツ
ト回路６のトリガ出力ｄの出力時間は、Ｔ×（所
定数）＋ΔTとして得られるものである。一方、
通常時にあつては操作信号ｂ、選択信号ａは点線
表示の如く立下がることから、操作信号ｂ、選択
信号ａおよびトリガ出力ｄを論理積することによ
つて制御指令ｅが得られるものである。この場
合、操作信号ｂの出力時間は制御指令ｅの出力時
間とされていることから、操作信号ｂの出力時間
よりもトリガ出力ｄの出力時間を大としておくこ
とによつて、制御指令ｅの出力時間は操作信号ｂ
のそれに一致するところとなるわけである。とこ
ろで、操作信号ｂが立上つた後にプログラムの異
常が発生すれば、選択信号ａ、操作信号ｂはとも
に実線表示の如く立下がらなくなり、また、リト
リガラブルワンシヨツト回路６はその異常発生時
点以降は再トリガされることはないから、制御指
令ｅはトリガ出力ｄが立下がるまでの間、出力さ
れることになる。因みに、第５図に示す例では、
最終の第３回目の再トリガが行なわれた後に、プ
ログラムが異常となつた場合のものである。
ラブルワンシヨツト回路６は操作信号ｂの立上り
に同期してトリガされた後は、トリガ出力ｄ本来
のパルス幅Ｔ＋ΔT未満の時間内で、例えば時間
Ｔを周期として所定数回再トリガされるようにな
つている。これによりリトリガラブルワンシヨツ
ト回路６のトリガ出力ｄの出力時間は、Ｔ×（所
定数）＋ΔTとして得られるものである。一方、
通常時にあつては操作信号ｂ、選択信号ａは点線
表示の如く立下がることから、操作信号ｂ、選択
信号ａおよびトリガ出力ｄを論理積することによ
つて制御指令ｅが得られるものである。この場
合、操作信号ｂの出力時間は制御指令ｅの出力時
間とされていることから、操作信号ｂの出力時間
よりもトリガ出力ｄの出力時間を大としておくこ
とによつて、制御指令ｅの出力時間は操作信号ｂ
のそれに一致するところとなるわけである。とこ
ろで、操作信号ｂが立上つた後にプログラムの異
常が発生すれば、選択信号ａ、操作信号ｂはとも
に実線表示の如く立下がらなくなり、また、リト
リガラブルワンシヨツト回路６はその異常発生時
点以降は再トリガされることはないから、制御指
令ｅはトリガ出力ｄが立下がるまでの間、出力さ
れることになる。因みに、第５図に示す例では、
最終の第３回目の再トリガが行なわれた後に、プ
ログラムが異常となつた場合のものである。
以上説明したように本発明は、制御指令を出力
する際、ソフトウエアプログラムによつてリトリ
ガラブルワンシヨツト回路をトリガし、トリガ出
力が得られていることを条件として制御指令を制
御対象に出力すべく構成したものである。したが
つて、本発明による場合、制御指令の出力中にソ
フトウエアプログラムが異常となれば、リトリガ
ラブルワンシヨツト回路はトリガされ得なくなる
から、異常な制御指令が制御対象に出力されない
といつた効果がある。
する際、ソフトウエアプログラムによつてリトリ
ガラブルワンシヨツト回路をトリガし、トリガ出
力が得られていることを条件として制御指令を制
御対象に出力すべく構成したものである。したが
つて、本発明による場合、制御指令の出力中にソ
フトウエアプログラムが異常となれば、リトリガ
ラブルワンシヨツト回路はトリガされ得なくなる
から、異常な制御指令が制御対象に出力されない
といつた効果がある。
第１図は、従来技術に係る制御指令出力制御装
置を、遠方監視制御システムにおける子局の操作
出力回路に例を採つて示す図、第２図は、本発明
による制御指令出力制御装置を、遠方監視制御シ
ステムにおける子局の操作出力回路に例を採つて
示す図、第３図ａ〜ｅ、第４図ａ〜ｅおよび第５
図ａ〜ｅは、その操作出力回路の動作を説明する
ための要部における一例での入出力信号波形を示
す図である。 ２……操作出力メモリ部、３……選択出力メモ
リ部、４，７……（アンド）ゲート、５……トリ
ガ回路、６……リトリガラブルワンシヨツト回
路。
置を、遠方監視制御システムにおける子局の操作
出力回路に例を採つて示す図、第２図は、本発明
による制御指令出力制御装置を、遠方監視制御シ
ステムにおける子局の操作出力回路に例を採つて
示す図、第３図ａ〜ｅ、第４図ａ〜ｅおよび第５
図ａ〜ｅは、その操作出力回路の動作を説明する
ための要部における一例での入出力信号波形を示
す図である。 ２……操作出力メモリ部、３……選択出力メモ
リ部、４，７……（アンド）ゲート、５……トリ
ガ回路、６……リトリガラブルワンシヨツト回
路。
Claims (1)
- １ マイクロプログラムによつて発生される、操
作出力内容および被選択制御対象名から構成され
てなる制御指令を、該プログラムによつて所望の
パルス幅をもつたパルス信号に変換した上、被選
択制御対象に出力されるようにしてなるマイクロ
コンピユータ制御の制御指令出力制御装置であつ
て、操作出力内容を一時的に保持する操作出力メ
モリ部と、上記操作出力内容の保持に同期して被
選択制御対象名を一時的に保持した上、デコード
する選択出力メモリ部と、マイクロプログラムに
よつてアクセスされる度にトリガ信号を発生する
トリガ回路と、該回路からのトリガ信号によつて
再トリガ可とされたリトリガラブルワンシヨツト
回路と、該ワンシヨツト回路からのトリガ出力信
号をゲート制御信号として上記操作出力メモリ部
からの操作出力内容をゲート制御するゲートと、
制御対象対応に設けられ、且つ上記ゲートから
の、ゲート制御された操作出力内容が共通に入力
せしめられると同時に、上記選択出力メモリ部か
らのデコード出力が選択信号として入力されるゲ
ートと、を少なくとも含む構成の制御指令出力制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19369081A JPS5896301A (ja) | 1981-12-03 | 1981-12-03 | 制御指令出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19369081A JPS5896301A (ja) | 1981-12-03 | 1981-12-03 | 制御指令出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896301A JPS5896301A (ja) | 1983-06-08 |
| JPH0418321B2 true JPH0418321B2 (ja) | 1992-03-27 |
Family
ID=16312153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19369081A Granted JPS5896301A (ja) | 1981-12-03 | 1981-12-03 | 制御指令出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101338956B1 (ko) * | 2012-05-21 | 2013-12-09 | 대동하이렉스 주식회사 | 자동차용 윈도우 글래스의 캐리어 플레이트 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2619259B2 (ja) * | 1988-04-21 | 1997-06-11 | 富士通株式会社 | 被制御装置動作制御システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5411470A (en) * | 1977-06-29 | 1979-01-27 | Fujitsu Ltd | Construction for cooling wiring board |
-
1981
- 1981-12-03 JP JP19369081A patent/JPS5896301A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101338956B1 (ko) * | 2012-05-21 | 2013-12-09 | 대동하이렉스 주식회사 | 자동차용 윈도우 글래스의 캐리어 플레이트 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896301A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3566368A (en) | Delta clock and interrupt logic | |
| JPH0346854B2 (ja) | ||
| US5638510A (en) | Multiplexed system with watch dog timers | |
| EP0445936B1 (en) | Supervision of microprocessors | |
| GB2158613A (en) | Fail-safe circuit for a control system | |
| JPH0418321B2 (ja) | ||
| US5542051A (en) | Watch dog timer | |
| US5226151A (en) | Emergency resumption processing apparatus for an information processing system | |
| US5440725A (en) | Microprocessor circuit arrangement with watchdog circuit | |
| US3836859A (en) | Control circuit for preventing the response of a programmed controller to simultaneously generated control signals | |
| JPS57130131A (en) | Multiple computer device | |
| JPS622685Y2 (ja) | ||
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| DD229888A1 (de) | Verfahren und schaltungsanordnung zur laufueberwachung eines mikrorechnerprogramms | |
| JPH0740233B2 (ja) | デ−タプロセッサの再スタ−ト制御方式 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPS59117647A (ja) | マイクロコンピュータ誤動作防止方式 | |
| JPH0316647B2 (ja) | ||
| JPH0334032B2 (ja) | ||
| KR970008509B1 (ko) | 마이크로 프로세서를 리세트하는 장치 | |
| JPH03126139A (ja) | ウォッチドッグタイマ回路 | |
| JPS6117475Y2 (ja) | ||
| Vernel et al. | A new architecture for process control computers NARCIS project | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| SU881753A1 (ru) | Устройство дл контрол процессора |