JPH0334464A - 薄膜トランジスターおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用性９！］’−） 本発明は、密着型イメージセンサ−、アクティブマトリ
ックス液晶表示装代などに用いられる薄膜トランジスタ
ー（以下ＴＰＴと略する。）の描込および製造方法に関
するものであり、特に製造が簡単でかつ高性能を発揮す
るＴＰＴに関するものである。

（従来の技術） 近年、多結品または非晶質半導体により形成された薄膜
トランジスタ（Ｔ　Ｐ　Ｔ）が注口されている。このＴ
ＦＴは、単桔品半導体を用いた場合よりは特性は劣るも
のの、低コストであり、また大面積の基板−ヒに素子を
形成できることから、例えば、密着型イメージセンサ、
アクティブマトリックス液高表示装置用のスイッチ素子
としての応用が考えられている。

一般的に用いられているＴＰＴの構造は、第３図に示す
ように、絶縁性基板１０」−に、ゲート電極１、ゲート
絶縁膜２、非晶質シリコンの半導体層３、および一対の
ソース・ドレイン７１Ｆ極５を順に積層してなるもので
あり、半導体層３とソース・ドレイン電極５は、リンを
多量にドープした非’ｉｉ’ｌ質シリコンからなるｎ＋
層６を形成することでオーミックに接合される。なお、
このような逆スタガード型のＴＰＴは、従来、まず第４
ａ図に示すように、まず絶縁性基板１０−ヒに所定パタ
ーンのゲート電極１を形成し、次いで第４ｂ図に示すよ
うに、そのＬをゲート絶縁膜２、半導体層３で覆い、半
導体層３上面にｎ＋層６を形成した後、全面を電橋金属
５ａによりさらに覆い、第４Ｃ図に示すようにソース・
ドレイン電極５を形成しようとする所望の部位のみをフ
ォトレジスト９でマスキングし、第４ｄ図に示すように
マスキングされなかった部位の電極金属５ａをエツチン
グし、さらに第４ｅ図に示すようにマスキングされなか
った部位のｎ＋Ｊｍ６を除去した後、フォトレジスト９
を除去して、第４ｆ図に示すように所望形状のものとし
て形成されるものである。

このようなＴＰＴにおいて、ソース電極から注入された
電子は非晶質シリコンの半導体層３を縦断し、非晶質シ
リコンの半導体Ｊｆ４３とゲート絶縁膜２の界面にゲー
ト電極１に印加される電圧に応じて形成されるチャンネ
ル領域７を通り、再び非晶質シリコンの半導体層３を縦
断し、ドレイン電極に到達する。ここで、ｎ”Ｊｆ４６
は、半導体層３およびソース・ドレイン電極５とオーミ
ック層を形成し、ソース電極から非晶質シリコンの半導
体層３へ、また非晶質シリコンの半導体層３からドレイ
ン電極へ電子のやり取りが容具に行なえる役目をしてい
る。しかし、ソース・ドレイン化ｔ＋ＩＡ間のチャンネ
ル部分８の非晶質シリコンの半導体層３Ｌにｎ＋層６が
存在すると、ｎ＋層６の抵抗が非常に低いため、電子は
ｎ＋層６を流れ、トランジスターとして動作をしなくな
る。そこで、前記したようにソース・ドレイン電栴間の
チャンネル部分８のｎ　１層は、第４ｅ図に示すように
ソース・ドレイン電極５のパターニングの後、同じフす
！・レジスト９を用いて、エツチングし除去される（例
えば、ピー　ジー　レコンバアとダブリュイー　スペア
、セミコンダクター　アンド　セミメタルス、第２１巻
　バー１−Ｄ、１９８４年、第８９頁［Ｐ、　Ｇ、　Ｌ
ｃＣｏｍｂｃｒ　ａｎｄ　Ｗ、　ＩＥ、　５ｐｅａｒ、
　ＳＥＭＩＣＯＮＤＵＣＴＯＲＡＮＤ　ＳＬ：ＭＩＭＩ
ＥＴＡＬＳ、　ＶＯＬ、　２１．　ＰＡＲＴ　Ｄ、　１
９８４、　ｐ８９］　）。しかしながら、このようなＴ
ＦＴはｎ＋層６をエツチングにより除去する際、非晶質
シリコンの半導体層３も表面がエツチングされるため、
非晶質シリコンの半導体層３の表面には欠陥が多くなり
、その欠陥を通してリーク電流が流れる。また、チャン
ネル部分８のｎ＋層６に含まれるリンがチャンネル部分
８のｎ＋層６のエツチングを行なうまでに非晶質シリコ
ンの半導体層３の表面に拡散するため、非晶質シリコン
の半導体層３の表面の抵抗が低くなる。これらの迎いの
ため、通常のＴＰＴでは、ソース・ドレイン電極間に約
２０Ｖ以上の電圧を印加するとオフ電流が非常に多くな
るという問題が生じていた。

（発明が解決しようとする課題） 従って、本発明は」二記したような従来技術における３
題を解決し、オフ電流が小さく、また製造が簡単で、信
頼性の高いＴＰＴを提供することをＵ的とするものであ
る。

（課題を解決するための手段） ｌ−記のごとき課題を解決する本発明の薄膜トランジス
ターは、絶縁性基板トに順にゲート電橋、ゲート絶縁膜
、ソース・ドレイン電極を形成する部分の表居部にリア
クティブイオンエツチングを施した非晶質シリコンの半
導体層、一対のソース・ドレイン電極および前記非晶質
シリコンの半導体層の１一部でかつ前記一対のソース・
ドレイン電極の間に形成された絶縁膜からなることを特
徴とするものである。

また本発明は、非晶質シリコンの半導体層が硼素、ゲル
マニウム、炭素、窒素および酸素からなる群から選ばれ
た少なくとも１秤の不純物がドープされた非晶質シリコ
ン層であることを特徴とする薄膜トランジスターを示す
ものである。

さらに］二記課題は、絶縁性基板上にゲート市極を形成
する工程と、そのゲート電極を覆うようにゲート絶縁膜
を形成する１楳と、そのゲート絶縁膜−にに非晶質シリ
コンの半導体層を形成する工程と、ソース・ドレイン電
極が形成される部分以外をフォトレジストで覆い、ＣＦ
４ガスを用いたリアクティブイオンエッチングを施すこ
とにより、ソース・ドレイン電極が形成される部分の絶
縁膜を除去する工程と、除去されなかった絶縁膜を左右
から挾む一対のソース・ドレイン電極を形成する工程と
を白°することを特徴とする薄膜トランジスターの製造
方法によっても解決されるものである。

（作用） しかして本発明においては、ＴＦＴを、ゲート屯桶上に
積層されたゲート絶縁膜と非晶質シリコンの半導体層と
絶縁膜と一対のソース・ドレイン電極から構成し、ソー
ス・ドレイン電極を形成しようとする部分のみ、リアク
ティブイオンエツチングを用いて絶縁膜を除去し、その
後一対のソース・ドレイン電極を形成することにより、
ｎ”層を挟むことなしにソース・ドレイン電極が非晶質
シリコンの半導体層とオーミック接合を取れるようにす
るものである。

ここで、リアクティブイオンエツチングは、エツチング
ガスを高周波放電で分解し、その際生成されるイオンと
ラジカルによってエツチングを行なう、−股肉なドライ
エツチングｈ゛法であるが、リアクティブイオンエツチ
ングを非晶質シリコンにかけると、非晶質シリコンがエ
ツチングされ、表面に多数のダングリングボンドができ
る。このダングリングボンドは半導体の禁制帯中の深い
準位となり、非晶質シリコンおよび金属電極と容易に電
子のやりとりを行なう。このため、前述したような構成
のＴＰＴでは、非晶質シリコン半導体層とソース・ドレ
イン電極間にリンを多量にドープしたｎ＋層を挾むこと
なしに、ソース・ドレイン電極と非晶質シリコン半導体
層はオーミック接合を取り得るものである。

このように非晶質シリコンの半導体層表面にリンを多量
にドープしたｎ゛層を形成せず、またリアクティブイオ
ンエツチングはソース◆ドレイン化極５を形成しようと
する部位のみであり、その他の部位は絶縁膜で覆われて
いるため、ソース・ドレイン電極間のチャンネル部分の
非晶質シリコンの半導体層の表面は、リンの拡散による
低抵抗化やエツチングによる欠陥の増加を受けることが
ない。その結果、それらの影響によるリーク電流を無く
すことができ、これによってオフ電流を非常に小さくで
きるものである。さらに、ソース・ドレイン電極間のチ
ャンネル部分の非晶質シリコン半導体層の表面は絶縁膜
で保護されているため、非常に信頼性に優れたＴＰＴと
なる。

さらにこのような本発明の構成は、非晶質シリコンの半
導体ｊｄに硼素、ゲルマニウム、炭素、窒素、酸素など
の不純物の少なくとも１種がドープされた場合において
も有効であり、より広い応用が期待できるものとなる。

以下、本発明を図面を参照しつつ詳細に説明する。第１
図は本発明によるＴＰＴの一実施例の構成を模式的に示
す断面図である。

第１図に示すように本発明のＴＰＴは、ゲート電極１Ｌ
に積層されたゲート絶縁膜２と非晶質シリコンの半導体
層３と絶縁膜４と一対のソース・ドレイン電極５から構
成されている。しかして、本発明のＴＰＴにおいては、
ソース・ドレイン電極５が形成された部分における非晶
質シリコンの半導体層３の表層部は、リアクティブイオ
ンエツチングを施されており、また絶縁膜４は非晶質シ
リコンの半導体層３の上部でかつ前記一対のソース・ド
レイン電極５の間のチャンネル部８にのみ形成されてい
る。

このように本発明のＴＰＴにおいては、従来のＴＰＴの
ごとく非晶質シリコンの半導体層３とソ−ス・ドレイン
電極５との間に、リンを多量にドープしたｎｏｄが形成
されていないが、非晶質シリコン半導体層３の表ｊｄ部
にリアクティブイオンエツチングを施したことによって
、ｎ゛層を介在させずとも、後述する実施例に示す結果
からも明らかなように、非晶質シリコンの半導体層３と
ソース・ドレイン電極５とのオーミックな接合がなされ
るものである。また、ソース・ドレイン電極間のチャン
ネル部分８の非晶質シリコンの半導体１−３の表面は絶
縁膜４で保護されることとなるため、ＴＰＴ作製後にお
いても、このチャンネル部分８の非晶質シリコンの半導
体層３に欠陥が生じる虞れは極めて少ない。

なお、本発明のＴＰＴにおいて非晶質シリコンの半導体
層３には、硼素、ゲルマニウム、炭素、窒素、酸素など
の不純物の少なくとも１種をドープすることも可能であ
る。この非晶質シリコンの半導体層３に硼素、炭素、窒
素、酸素のいずれかをドープした場合には、ドープしな
い場合に比べて高いドレイン電圧まで動作するＴＰＴを
製造することができる。またゲルマニウムをドープすれ
ば、光照財下においても、オフ電流の低いＴＰＴを製造
することができる。

このような構成を何する本発明のＴＰＴは、以下のよう
にして製造することができる。すなわち、まず第２ａ図
に示すように、絶縁性基板１０上に所定のパターンのゲ
ート電極を形成する。次いで第２ｂ図に示すように、こ
のゲート電極１を覆うように順にゲート絶縁膜２、非晶
質シリコンの半導体層３および絶縁膜４を形成する。次
に、第２Ｃ図に示すように、ソース・ドレイン電極５を
形成しようとする部分以外の部分における絶縁膜４をフ
ォトレジスト９で覆い、ＣＦ４ガスを用いたリアクティ
ブイオンエッチングを行なう。これにより、ソース・ド
レイン電極５を形成しようとする部分のみにおいて、絶
縁膜４が除去される。さらにこのソース・ドレイン電極
５を形成しようとする部分において、除去された絶縁膜
４下に存在していた非晶質シリコンの半導体層３の表層
部には、このリアクティブイオンエツチングによって多
数のダングリングボンドが形成される。なお、このよう
に、ソース・ドレイン電極５を形成しようとする部分の
みエツチングを行なうのは、ソース・ドレイン電極間の
チャンネル部分８の非晶質シリコンの半導体層３がエツ
チングによりダメージを受けないようにするためである
。このリアクティブイオンエツチングの後、第２ｄ図に
示すように、前述のように形成された積層体の１一部を
電極金属５ａで覆い、その後フォトレジスト９を除去す
ると、フォトレジストヒの電極金属５ａも°同時に除去
され、′：ｊＳ２　ｅ図に示すように、除去されなかっ
た絶縁膜４を左右から挾む一対のソース・ドレイン電極
が形成されるものである。

（実施例） 以下、本発明を実施例によりさらに具体的に説明する。

まず、非晶質シリコンの半導体層とアルミニウム全屈と
の接合特性を調べるために、アルミニウム金属電極を非
晶質シリコンの半導体上にコーブラナー型に形成し、ア
ルミニウム電極間に電圧を印加し電流を測定した。この
結果を第５図に示す。

第５ａ図の破線は非晶質シリコンの半導体上になにも処
理せずにアルミニウム電極を形成した場合の特性を、ま
た第５ｂ図の実線は非晶質シリコンの半導体にＣＦ４ガ
スを用いたリアクティブイオンエッチングをかけアルミ
ニウム車枠を形成した場合の特性をそれぞれ示すもので
ある。

第５図より明らかなように、非晶質シリコンの半導体層
りにリアクティブイオンエツチングをかけ電極を形成す
ることにより、非晶質シリコンの半導体層と電極間のオ
ーミック接合が形成されていることがわかる。なお、こ
の実施例では７し極金属としてアルミニウムを用いた場
合のみを示したが、電極金属として、例えばクロム、イ
ンジウムスズオキサイド（ＩＴＯ）、モリブデン等を用
いても回様な特性が得られた。

さらに、実際に第１図に示す逆スタガー型ＴＰＴ構造で
の、ゲート電圧（Ｖｃ）をパラメータにした、ドレイン
電圧（Ｖｏ）−ドレイン電流（ＩＤ）特性を調べた。

なお、作成したＴＰＴにおいて、チャンネル長は２０μ
ｍ、チャンネル幅は１０００μｍとした。

また非晶質シリコンの半導体層の膜厚は０．３μｍ、ゲ
ート絶縁膜は非晶質シリコン窒化膜で、膜厚は０．３μ
ｍとした。結果を第６図に示す。

第６図中において破線で示される値は、本発明に係わる
ＴＰＴと形状的には全く同一であるが、オーミック接合
を得るためにｎ゛層を用いた従来のＴＰＴにおけるゲー
ト電圧（ｖ６）をパラメータにした、ドレイン電圧（Ｖ
Ｄ）−ドレイン化流（Ｉ　Ｉ）　）特性である（ゲート
電圧ＯＶのオフ７は流以外は、はぼ１６１じ特性を示し
たため省略した。）。

第６図から門らかなように、オフ電流は、本発明のＴＰ
Ｔにおいては、従来のものと比較して印加電圧２５Ｖで
約２桁以し改善されるものであった。

（発明の効果） 以−ヒ述べたように本発明によれば、ｎ＋層を用いるこ
となしに非晶質シリコンの半導体層と金属電極をオーミ
ック接合することで、オフ電流の梅めて少ないＴＰＴを
実現することができるため、密着型イメージセンサ−１
液晶デイスプレイ等へのＴＰＴの応用において極めてｆ
−ｒ益なものである。

さらに本発明のＴＰＴの場合、その作製上程において、
従来、ｎ＋層作成のために用いられていた人体に（１１
’Ｆなホスヒンガスを使用することもないので、作業環
境性、ＴＰＴの製造装置の構成等の面においても百利で
ある。

【図面の簡単な説明】

第１図は本発明によるＴＰＴの一実施例の構造を模式的
に示、す断面図、第２ａ−ｅ図は本発明によるＴＦＴの
製造玉梓を示す断面図、第３図は従来の代表的なＴＰＴ
の一例の構造を模式的に示す断面図、第４　ａ　−ｆ図
は従来の代表的なＴＰＴの製造工程を示す断面図、第５
　ａ　−ｂ図は非晶質シリコンの半導体とアルミニウム
金属との接合特性を示す図であり、第５ａ図は非晶質シ
リコンの半導体になにも処理を施さずアルミニウム電橋
を形成した場合の特性、また第５ｂ図は非晶質シリコン
の半導体にリアクティブイオンエツチングをかけてアル
ミニウム？し極を形成した場合の特性であり、また第６
図は本発明によるＴＰＴの一実施例でゲート市圧をパラ
メータにしたドレイン電圧−゛電流特性を示す図面であ
り、第６図中に破線で表される値は、本発明に係わるＴ
ＰＴと形状的には全く同一であるが、オーミック接合を
得るためにｎ＋層を用いた従来のＴＰＴのゲート電圧Ｏ
Ｖにおけるドレイン電圧−電流特性である。 １・・・ゲート電圧、２・・・ゲート絶縁膜、３・・・
非晶質シリコンの半導体層、４・・・絶縁膜、５・・・
ソース・ドレイン電極、５ａ・・・電極金属、６・・・
ｎ十層、７・・・チャンネル領域、８・・・チャンネル
部分、９・・・フォトレジスト、１０・・・絶縁性基板
。

Claims (3)

【特許請求の範囲】
1. （１）絶縁性基板上に順にゲート電極、ゲート絶縁膜、
   ソース・ドレイン電極を形成する部分の表層部にリアク
   ティブイオンエッチングを施した非晶質シリコンの半導
   体層、一対のソース・ドレイン電極および前記非晶質シ
   リコンの半導体層の上部でかつ前記一対のソース・ドレ
   イン電極の間に形成された絶縁膜からなることを特徴と
   する薄膜トランジスター。
2. （２）非晶、質シリコンの半導体層が硼素、ゲルマニウ
   ム、炭素、窒素および酸素からなる群から選ばれた少な
   くとも１種の不純物がドープされた非晶質シリコン層で
   あることを特徴とする請求項１に記載の薄膜トランジス
   ター。
3. （３）絶縁性基板上にゲート電極を形成する工程と、そ
   のゲート電極を覆うようにゲート絶縁膜を形成する工程
   と、そのゲート絶縁膜上に非晶質シリコンの半導体層を
   形成する工程と、ソース・ドレイン電極が形成される部
   分以外をフォトレジストで覆い、ＣＦ＿４ガスを用いた
   リアクティブイオンエッチングを施すことにより、ソー
   ス・ドレイン電極が形成される部分の絶縁膜を除去する
   工程と、除去されなかった絶縁膜を左右から挾む一対の
   ソース・ドレイン電極を形成する工程とを有することを
   特徴とする薄膜トランジスターの製造方法。