JPH0334535A - シリコン基板上における高抵抗ガリウム砒素の製造方法 - Google Patents

シリコン基板上における高抵抗ガリウム砒素の製造方法

Info

Publication number
JPH0334535A
JPH0334535A JP16513489A JP16513489A JPH0334535A JP H0334535 A JPH0334535 A JP H0334535A JP 16513489 A JP16513489 A JP 16513489A JP 16513489 A JP16513489 A JP 16513489A JP H0334535 A JPH0334535 A JP H0334535A
Authority
JP
Japan
Prior art keywords
layer
gallium arsenide
silicon
silicon substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16513489A
Other languages
English (en)
Other versions
JPH0628247B2 (ja
Inventor
Shinji Nozaki
眞次 野崎
Masayoshi Umeno
正義 梅野
Tei Uu Albert
アルバート・ティ・ウー
George Thomas
トーマス・ジョージ
S Lee Sandra
サンドラ・エス・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to JP1165134A priority Critical patent/JPH0628247B2/ja
Publication of JPH0334535A publication Critical patent/JPH0334535A/ja
Publication of JPH0628247B2 publication Critical patent/JPH0628247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、シリコン(S2)基板上において、抵抗率の
制御し易いガリウム砒素(GaAs)、特に、ノンドー
プのガリウム砒素においては、高抵抗のガリウム砒素を
結晶成長させる方法に関する。
【従来技術】
従来、ガリウム砒素は、キャリア移動度がシリコンに比
べて大きいことから、マイクロ波帯域のMBSFET 
(金属半導体電界効果トランジスタ)やH[1MT(高
電子移動度トランジスタ)等の高速集積回路(IC)に
代表される各種の電子素子や、バンド構造が直接遷移型
であることから、太陽電池、発光ダイオード(LB口)
、レーザーダイオード等の変換効率の高い各種の光電変
換素子の材料として用いられている。 しかし、ガリウム砒素基板は、シリコン基板に比べて、
高価であり、大面積の経済性の優れた基板が得難いこと
や、脆くて破損率が高くその結果製造効率が悪いという
欠点がある。 そこで、大面積で機械的強度に優れたシリコン基板が安
価に供給されることから、シリコン基板上に良質なガリ
ウム砒素薄膜を結晶成長させることができれば、機械的
強度に優れた上記効果を有する高速素子や高効率な光電
変換素子が安価に且つ多量に供給できることになる。 以上の理由から、シリコン基板上に良質なガリウム砒素
薄膜を結晶成長させるヘテロエピタキシーに関して多く
の研究が戊されている。
【発明が解決しようとする課題】
しかしながら、シリコン基板上に成長させたノンドープ
ガリウム砒素層を高抵抗に形成することができず、上記
素子の製造及び特性において問題があった。 このノンドープガリウム砒素層を高抵抗に形成できない
ことは、ガリウム砒素層のキャリア濃度を低くすること
ができないことによるものである。 例えば、ガリウム砒素基板上にノンドープガリウム砒素
層をエピタキシャル成長させた場合には、そのエピタキ
シャル成長層のキャリア濃度は4×10”/ dである
のに対し、シリコン基板にノンドープガリウム砒素層を
エピタキシャル成長させた場合には、そのエピタキシャ
ル成長層のキャリア濃度は8xlO”/ 7と前者に比
べて約2桁程太きい。 このキャリア濃度が高くなる原因として、ガリウム砒素
のエピタキシャル成長層における格子欠陥や不純物の存
在が考えられる。 格子欠陥は、シリコンとガリウム砒素とで結晶の格子定
数が異なることから生じる格子不整合と、ガリウム砒素
層の成長後の冷却過程において、両者の熱膨張係数が異
なることによって生じる歪み応力が原、因と考えられて
いる。このような格子欠陥は、シリコン基板とエピタキ
シャル成長したガリウム砒素層との界面に多く発生し、
その界面付近の格子欠陥が成長過程で更に上層部に進行
していくものと考えられている。 一方、ガリウム砒素層における不純物としては、ガリウ
ム砒素の成長過程において、シリコン基板からシリコン
基板とガリウム砒素との境界面を介して拡散するシリコ
ン原子が考えられる。このシリコン原子は、ガリウム砒
素層において、ドナーとして作用し、電子濃度を高くし
ている。 ガリウム砒素層へのシリコンの拡散の範囲は、高温成長
とアニーリング処理で拡大する。又、ガリウム砒素層へ
のシリコンの拡散は、ガリウム砒素層のシリコン基板と
の界面から0.5uInに存在する高レベルの格子欠陥
により生じる選択的な拡散チャンネルによって強調され
ると考えられている。 しかし、後で詳しく述べるように、本発明者らは色々実
験をした結果、本来、格子欠陥濃度やシリコン基板との
界面を介してシリコン基板から拡散したシリコン原子に
よる不純物濃度は、界面付近で高く、従って、キャリア
濃度はガリウム砒素層の上層程低いはずであるが、上層
部でも尚キャリア濃度が高いことが判明した。 そこで、本発明者らは、キャリア濃度を低く出来ない原
因は、他にあると考えた。即ち、シリコン基板からシリ
コン原子が気化して、そのシリコン原子が成長するガリ
ウム砒素層の中に周囲環境から取り込まれているのでは
ないかとの仮説をたてて、そのことを立証する実験を行
った。 尚、従来は、ガリウム砒素を成長させる通常の温度であ
る750℃位では、シリコン原子が気化することはない
と考えられている。 本発明は、上記のような考察から完成されたものであり
、その目的はシリコン基板上に高抵抗のガリウム砒素層
を成長させることである。
【課題を解決するための手段】
上記課題を解決するための発明の構成は、シリコン(S
2)基板上のガリウム砒素(GaAs)を結晶成長させ
る領域を除く全表面に、ガリウム砒素の結晶成長温度に
おいてガリウム砒素にドーピングされない安定な物質の
皮膜層を形成し、その後、所定領域の露出した前記シリ
コン基板上にガリウム砒素を結晶成長させるようにした
ことである。尚、全表面とは上面、側面、裏面であり、
環境との境界の全面を意味する。 皮膜層を構成する物質は、ガリウム砒素の結晶成長温度
において、シリコン基板のシリコン原子の気化が防止で
き、又その皮膜層をvt戊する分子、原子が気化して、
ドーパントとしてガリウム砒素層に取り込まれない物質
であれば良い。 望ましくは、前記皮膜層は、200−10000人の厚
さの二酸化シリコン(SiO=)や、200−1000
0人の厚さの窒化シリコン(Si=N=)で形成される
。しかし、その他、Sin、、PSG(phospho
−silicate glass)、I!PSG、 オ
キシナイトライド等のガラス、セラミクス等の絶縁体や
誘電体を用いることができる。 尚、二酸化シリコン(SiO2)や窒化シリコン(Si
3N、)の皮膜層の厚さが200人より薄くなると、シ
リコン基板のシリコン原子が皮膜層を透過して気化する
ため、シリコンの遮蔽効果が薄く、又、10000人よ
り厚くすることはシリコンの遮蔽効果には何ら問題はな
いが、シリコンと皮膜層の熱膨張係数の相違によりシリ
コン基板に反りが発生したり、エツチングに時間がかか
る等の問題があるため望ましくない。 又、皮膜層は単層だけでなく、異なる物質、例えば二酸
化シリコン(SiO2)や窒化シリコン(Si384)
の2重層又はそれ以上の多重構造としても良い。 又、皮膜層は、シリコン基板の全表面に形成され、その
後、ガリウム砒素を結晶成長させる領域に対応する前記
皮膜層の領域を除去して、下のシリコン基板を露出させ
ても良い。 又、皮膜層は、シリコン基板上のガリウム砒素を結晶成
長させる所定領域をシリコンやサファイアの板状物等で
マスクして、残りのシリコン基板の全表面上に形成する
ようにしても良い。 又、他の発明の特徴は、シリコン基板の全表面上に約2
00−2000人の厚さの第1の二酸化シリコン(S1
02)層を形成し、その第1の二酸化シリコン(SiO
=)層の全表面上に約500−2000人の厚さの窒化
シリコン(SiaN=) F!を形成し、前記第1の二
酸化シリコン(Sin−)層の上面で、ガリウム砒素を
成長させる所定領域に対応した前記窒化シリコン(Si
=Nn) Hの所定領域が残るように前記窒化シリコン
(S1384)層の一部を除去し、露出している前記第
1の二酸化シリコン(S+O2)層の全表面上に第2の
二酸化シリコン(S102)層を形成し、前記所定領域
に残された前記窒化シリコン(SIaN<)層を除去し
て下層に存在する前記′i!、1の二酸化シリコン(S
iO2)FJの所定領域を露出させ、さらに、前記第1
の二酸化シリコン(SiO2)層の露出した前記所定領
域を除去して前記シリコン基板を露出させ、前記シリコ
ン基板の前記露出部分にガリウム砒素層を形成するよう
にしている。 前述の発明において、皮膜層を形成する方法は、常圧C
VII (化学気相成長)、プラズマCVD、減圧Cv
n1光CVD 、スパッタリングやイオンビーム蒸着法
等のPVD (物理気相成長法)等を使用することがで
きる。 特に、皮MFjlが酸化シリコンの場合は、蒸気酸化法
、高圧酸化法、水素燃焼酸化法、プラズマ陽極酸化法等
を用いることができる。 又、ガリウム砒素層のエピタキシャル成長は、MOCV
[l (有機金属化学気相成長’) 、MB[l(分子
線エピタキシャル成長) 、MOMBB(有機金属分子
線エピタキシャル成長) 、C0B(化学線エピタキシ
ャル成長)等を用いることができる。
【作用及び効果】
シリコン(S2)基板上のガリウム砒素(GaAs)を
結晶成長させる領域を除く全表面(上面、側面、裏面の
全面)に、ガリウム砒素の結晶成長温度においてガリウ
ム砒素にドーピングされない安定な物質の皮膜層を形成
したので、結晶成長過程においてシリコン基板のシリコ
ン原子の気化が防止され、ガリウム砒素層への環境から
シリコンの取り込みが防止される。従って、シリコン基
板上に成長したガリウム砒素層のキャリア濃度をガリウ
ム砒素のバルクと同程度の4x IQ1/ crdとす
ることができた。
【実施例】
本発明の製造方法について述べる前に、発明者らの仮説
「シリコン基板のシリコン原子が環境に気化し、ガリウ
ム砒素の結晶成長過程でガス状のシリコンがガリウム砒
素に取り込まれ、そのシリコンがドーパントとして作用
して、シリコン基板上に成長させたガリウム砒素の電子
濃度が高くなる。」に至った過程及びそのことを立証す
る実験について説明する。 本発明者らは、裸のシリコン基板上にノンドープガリウ
ム砒素層を有機金属化学気相成長(MOCV口)法によ
り750℃の温度で3IImの厚さに成長させた。この
シリコン上のガリウム砒素層の電子濃度の表面からの深
さに関する特性を測定した結果、第1図(a)の曲線A
で示す特性が得られた。表面から0.2mの範囲は、空
乏層のため、電子濃度は測定できなかったが、表面から
0.2jm〜1.8#!lまでは、g xlQ”/ c
iの電子濃度で略一定であり、1゜8IJmからシリコ
ン基板までの間は、電子濃度は上昇している。表面1.
8μsからシリコン基板までの範囲で、電子濃度が深さ
と共に増大するのは、格子欠陥密度とシリコン基板との
接合面から拡散したシリコンの密度が高くなるためと考
えられる。 しかしながら、シリコン基板から離れた表面から0.2
μs〜1.8μsの範囲の格子欠陥密度が小さい領域で
も、電子密度は8X10”/−と、バルクのガリウム砒
素の電子密度に4X101/ cutに比べても200
倍高い。 そこで、本発明者らはガリウム砒素層の結晶成長の過程
で、環境からシリコン原子が取り込まれているのではな
いかと考えた。しかし、従来、ガリウム砒素の結晶成長
温度750℃では、シリコン基板のシリコンが蒸気とな
って環境に気化するとは考えられていなかった。 そこで、この仮説を立証するために、次の実験を行った
。 実験例1 第2図に示すように、MロCvロ装置内にシリコン80
を置き、その反応ガス流方向(X方向)の上流側とその
反応ガス流に垂直な方向(Y方向)にガリウム砒素基板
81と82とを置いた。そして、この配置で、750℃
の条件で、ガリウム砒素基板81より上流側からトリメ
チルガリウムとアルシンの反応ガスを流して、両ガリウ
ム砒素基板81.82上にガリウム砒素をhmの厚さに
結晶成長させた。そして、その成長されたガリウム砒素
層の′キャリア濃度のX方向及びY方向依存性を、X方
向に関しては、領域X1.X2 、Y方向に関しては、
領域Yl、 Y2. Y3テのキャリア濃度を測定する
ことで測定した。結果は、 XI  ;  2.7  XIO”/  crlX2 
 ;  8.3  XIO”/ ciYl  ;  8
.OxlO”/ cII!Y2  ;  7.9  X
 10′5/  c+JY3  ;  2.2  XI
O”/ cxIであった。 このことから、シリコン80に近い程、成長されたガリ
ウム砒素層におけるキャリア濃度が高いことが分かる。 又、xlの位置でガリウム砒素層におけるシリコン濃度
と深さとの関係をSIMSで測定した。その結果を第1
図(C)に示す。表面から0.2−〜7−の範囲で1.
8 X 10”/ cffl〜2.5 X 101/ 
crlと漸増しているのが分かる。即ち、ガリウム砒素
層の上層部でもシリコン濃度が高く、その濃度は略一定
である。したがって、ガリウム砒素層の成長過程におい
て、シリコンが環境から取り込まれていると思われる。 実験例2 次に、第2図の配置で、結晶成長温度を650℃にして
、同様にガリウム砒素を成長させ、そのガリウム砒素の
キャリア濃度のY軸方向の依存性を側窓した。その結果
は、 Yl ; 7.5 XIO”/ cfflY2 ; 5
.9 xlO14/ clであった。 750℃の成長温度での実験結果と比べれば、650℃
の方が、キャリア濃度はシリコンに近いところ(Yl)
で、約1/10に減少している。 実験例3 第3図に示すように、シリコン基板の上面のみを5in
s又は5iaN4で被覆したシリコン基板83をMOC
VD装置内に載置し、そのシリコン基板83に対してガ
ス流の垂直方向(Y軸方向)にガリウム砒素基板84を
載置した。そして、実験例1と全く同一条件でガリウム
砒素層を結晶成長させた。そして、ガリウム砒素層のY
軸方向のキャリア濃度を、Y方向に区画された領域Yl
、 Y2. Y3でのキャリア濃度を測定することによ
り測定した。結果は、シリコン83の上面をS+Otで
被覆した場合Yl  ;  3.OXIO”/ Cl1
1Y2  ;  9.7  X 10”/ 8+11Y
3  :  5.7  XIO”/ el+!シリコン
83の上面をSi3N、で被覆した場合Yl ; 2.
6 xlO”/ crlY2 ; 1.6 XIO”/
 CIl+この結果から、シリコン83の上面をS10
.又は5iJ4で被覆することで、ガリウム砒素層のキ
ャリア濃度がシリコンに近い所で約1/30に減少して
いるのが分かる。しかし、シリコン83に近い程、キャ
リア濃度が高くなっていることから、未だ、シリコン8
3の影響を受けていることが理解される。 結論 上記の実験例から分かったことは、次の通りである。 (1)750℃でのガリウム砒素の結晶成長においては
、シリコンが気化して、そのシリコンが結晶成長するガ
リウム砒素に取り込まれて、ガリウム砒素層のキャリア
濃度が高くなること。 (2)シリコンの上表面をSiO□又は5t3N4で被
覆することにより、シリコンの気化がある程度防止され
、シリコンが結晶成長するガリウム砒素層に取り込まれ
ることが防止されること。従って、シリコンの全表面(
上面、側面、裏面)を完全に被覆すれば、シリコンの気
化防止効果がより顕著になると予測され、ノンドープガ
リウム砒素層を高抵抗に形成できると思われること。 以上の実験結果から、本発明者らは、ガリウム砒素を結
晶成長させる領域を除く、シリコン基板の全表面をS+
Ot又は5l−N4で被覆した上で、ガリウム砒素を成
長させることを着想し、本発明を完成した。そして、上
記の皮膜層を形成したためにシリコン基板からのシリコ
ンの気化が防止され、その結果、成長するガリウム砒素
層へのシリコン原子の環境からの取り込みがなくなり、
そのガリウム砒素層をバルク程度に高抵抗とすることが
できた。 次に、その製造方法を具体的に説明する。 第1実施例 第4図に示すように、円形平板状のシリコン基板1の全
表面(上面、側面、裏面の全面)上に、蒸気酸化法によ
り、950℃でS+02から成る誘電体層2を1000
人の厚さに形成した。次に、第5図に示すように、その
誘電体層2の全表面に、800℃でSit1mガスとN
HsHスとの反応による減圧CVD法により、窒化シリ
コン(Si3N、)から成る誘電体層3を1000人の
厚さに形成した。 次に、第6図に示すように、誘電体
層3の上面30のガリウム砒素層を形成する所定領域り
を除く部分、即ち、上面30の周辺部31、側面32、
裏面33にフォトレジストを塗布して、120℃で30
分間ベータしてフォトレジスト層4を形成した。 次に、そのフォトレジスト層4をマスクとして、フォト
レジスト層4の形成されていない誘電体層3の上面aB
30の所定領域口をSFsとHeのプラズマガスにてエ
ツチングして除去した。 次に、フォトレジスト層4を除去して、第7図に示すよ
うに、全表面が二酸化シリコン(Sin1)から戊る誘
電体層2で被覆され、さらに、誘電体層2上において、
上面20の所定領域りを除く部分、即ち、上面20の周
辺$21と側面22と裏面23が窒化シリコン(Si3
N4)から成る誘電体層3で被覆されたシリコン基板1
が得られた。 次に、その窒化シリコン(S+5N4)から戊る誘電体
層3をマスクとして、二酸化シリコン(SiO2)から
成る誘電体層2の上面20の露出している所定領域口を
緩衝フッ化水素酸溶液(HF+lO8,0)でエツチン
グして除去して、第8図に示すように、シリコン基板1
の上面lOの所定領域りを露出させた。 このよ・うにして、シリコン基板1のガリウム砒素を結
晶成長させる所定領域口を除く全表面、即ち、シリコン
基板1の上面100周辺部11、側面12、裏面13を
1000人の厚さの二酸化シリコン(SiO2)から成
る誘電体層2と、100OAの厚さの窒化シリコン(S
LL)から成る誘電体層3で被覆することができた。 次に、このシリコン基板1の所定領域口にガリウム砒素
を次のようにしてエピタキシャル成長させた。 先ず、上記のシリコン基板lを、10分間トリクロロエ
タンで、5分間アセトンで、5分間メチルアルコールで
それぞれ洗浄した。次に、そのシリコン基板1を純水で
リンスし、4分間4H*SO4+Hs02液に浸してエ
ツチングし、純水でリンスし、その後1分間、HF+H
!0液に浸した。 次に、第8図に示す上記洗浄処理の行われたシリコン基
板1は有機金属気相成長装置の反応室内に載置された。 シリコン基板1は、先ず、1000t’に加熱され、1
0cc/分の流量でアルシンガス(AsHs)を流して
、10分間熱処理された。次に、シリコン基板1の温度
を400℃とし、アルシンガス(AsHs)とトリメチ
ルガリウムガス(TMG)の流量モル比を80:1とし
て、5分反応ガスを供給した。この結果、第9図に示す
ように、125人の厚さを有したガリウム砒素115が
形成された。 次に、シリコン基板1の温度を750℃とし、アルシン
ガス(AsHs)とトリメチルガリウムガス(TMG)
の流量モル比を40:lとして、60分間反応ガスを供
給した。この結果、第9図に示すように、37aの厚さ
を有したノンドープのガリウム砒素N6が形成された。 このようにして、シリコン基板1上にエピタキシャル成
長したガリウム砒素層6について、上表面60からの深
さX−に関する電子濃度N/−の分布特性を測定した。 その結果を、第1図(a)の曲線Hに示す。上表面60
から1.7μsの深さからシリコン基板1との界面まで
、電子濃度は4 XIQ14/ C11l〜9 XIO
′?/ cjへと変化している。この電子濃度の深さに
伴う増加傾向は、界面を介してシリコン基板1から拡散
されたシリコン原子によるものと思われる。それに対し
、上表面60から1.7−の深さまでは、空乏層の形成
により測定できなかったが、電子濃度は4 xlO”/
 cjで一定であると思われる。 又、上記製造方法と同様な条件にて、シリコン基板の側
面と裏面を二酸化シリコン(SiO2)で被覆して、第
1図(ロ)に示すようにガリウム砒素層をMESPBT
構造に形成し、表面空乏層がn1ガリウム砒素層58に
形成されるようにして、ノンドープガリウム砒素層56
0表面近くの電子濃度を測定した。 その結果をm1図ら)の曲線りで示す。このことから、
電子濃度は約10”/an!で均一であることが分かる
。この電子濃度はガリウム砒素基板の上にエピタキシャ
ル成長させたガリウム砒素層やバルクのガリウム砒素に
おける電子濃度と同程度である。 又、比較のために、シリコン基板に皮膜層を形成しない
で、裸のシリコン基板の上に、同様な旧5FETvI造
のガリウム砒素層を形成して、ノンドープガリウム砒素
層の電子密度と深さとの関係を測定した。その結果を第
1図山)の曲線Cに示す。裸のシリコン基板を用いた場
合には、2 XIO”/ crlであり、本実施例方法
で形成されたガリウム砒素の場合の方が、電子濃度は約
3桁程低い。 実施例2 次に、シリコン基板のガリウム砒素層を形成する所定領
域りを除く全表面に皮膜層を形成する他の実施例につい
て説明する。 第10図に示すように、実施例1と同様にして、シリコ
ン基板15の全表面上に、二酸化シリコン(Sin−)
から戊る厚さ1000人の誘電体層24を形成する。次
に、この誘電体層24の形成されたシリコン基板15を
その上面のガリウム砒素層を形成する所定領域りを下向
きにして図示するエツチング装置90の上部開口部に載
置する。エツチング装置90はフッ化水素酸(IIF又
は希釈フッ化水素酸(nHF+Hi02))92の入っ
た容器91を有しており、その容器91の上部開口部に
は0リング93が配設されている。 シリコン基板15の周辺部と0リング93とが接触して
おり、シリコン基板15の所定領域りでのみ、エツチン
グ分子94が5iOiから成る誘電体層24と接触する
。その結果、所定領域口において誘電体層24がエツチ
ングされ、下層のシリコン基板15の所定領域りの部分
が露出する。 その所定領域りに、第1実施例と同様にして、ガリウム
砒素層をエピタキシャル成長させることができる。 実施例3 又、第11図に示すようにして、5iOzから戊る誘電
体層24の所定領域口に窓を形成することもできる。 シリコン基板15の全表面上には、実施例2と同様にし
て二酸化シリコン(Sin−)から成る厚さ1000人
の誘電体層24が形成されている。そして、そのシリコ
ン基板15は、保持具95により誘電体層24の上面周
辺部が接合されて、固定されている。そして、誘電体1
124は上面の所定領域口のみが露出し、他の部分は保
持具95で覆われている。 このシリコン基板15を保持した保持具95は、プラズ
マエツチング装置内に載置される。そして、CF4−L
、 C1P−、C−Ps等のガス96によるプラズマエ
ンチングより二酸化シリコン(SiO2)から成る誘電
体層24の上面の所定領域りがエツチングされ、シリコ
ン基板15のガリウム砒素層の形成される所定領域りが
露出する。 実施例4 第12図に示すように、シリコン基板14の全表面上に
厚さ200人の二酸化シリコン(SiO2)から成る誘
電体層25とその誘電体層25の全表面上に厚さ100
0人の窒化シリコン(si3N4)から成る誘電体層3
5を形成する。尚、誘電体層25の厚さは約200人か
ら2000人の範囲で、誘電体層35の厚さは約500
A〜2000人の範囲で変化させることができる。次に
、誘電体層35の上面36に一様にフォトレジスト1’
1J41を形成した。 次に、第13図に示すように、フォトリソグラフィ技術
を用いて、ガリウム砒素層が形成される所定領域口だけ
残ったフォトレジスト層41aが形成された。 次に、所定領域りに形成されたフォトレジストG41a
をマスクとして、窒化シリコン(SiaN4)から成る
誘電体層35の7オトレジストで被覆されていない領域
を全てSFIとNHsガスのプラズマエツチングにて除
去した。 次に、第14図に示すように、フォトレジスト層41a
を除去して、そのフォトレジスト層41aの下層、即ち
、所定領域りにのみ窒化シリコン(SiaN<)から成
る誘電体層35aを形成することができた。 次に、第15図に示すように、所定領域りにのみ形成さ
れた窒化シリコン(slaNn)から成る。誘電体層3
5aをマスクとして、誘電体層35aで覆われていない
二酸化シリコン(Si口、)から戊る誘電体層25の全
表面に、更に、二酸化シリコン(Sins>から成る厚
さ7000人の誘電体層26を蒸気酸化法により形成し
た。尚、この誘電体層26の厚さは、1ooo−100
0OAの範囲で変化させても良い。 次に、第16図に示すように、二酸化シリコン(SiO
2)から成る誘電体層26をマスクとして窒化シリコン
(Si3N4)から成る薄い誘電体層35aのみをアン
モニア液によるウェットエツチングにより除去して、下
層の二酸化シリコン(SiO2)から成る誘電体層25
0所定領域りを露出させた。この結果、シリコン基板1
4において、ガリウム砒素層が形成される所定領域口で
は、二酸化シリコン(SiO2)が薄<200人に形成
され、他の部分では二酸化シリコン(SiO2)が厚(
7200人に形成されたことになる。 次に、所定領域0において、シリコン基板14が露出す
るまで、シリコン基板14の全表面に形成された二酸化
シリコン(SiO2)を−様に約200人だけエツチン
グした。このようにして、第17図に示すように、ガリ
ウム砒素層の形成される所定領域口が露出したシリコン
基板14が得られた。 この時、その厚い5te2の誘電体層26の厚さは、所
定領域口の薄い5insの誘電体層25の厚さにほぼ等
しい厚さ20OAだけ減少する。従って、所定領域0以
外に残された総合の5insの厚さは、付加的に形成し
た厚い誘電体層26の厚さ7000人となる。 上記の実施例2.3.4で形成された所定領域0以外の
全表面が被覆されたシリコン基板上の所定領域りに実施
例1と同様にしてガリウム砒素層を形成することができ
る。 変形例 上記実施例の他、様々な変形例が考えられる。 上記シリコン基板1.14.15等は半導体素子の形成
されていないウェハとしているが、微細加工により既に
半導体素子の形成されたものでも良い。 又、ガリウム砒素層を形成する所定領域りは、大口径の
円形状としているが、ガリウム砒素による素子を形成す
る部分だけガリウム砒素を選択成長させる場合には、皮
膜層は所定の微細形状にパターン化されたものでも良い
。 皮膜層は、SiO□又は5i3Naの単層や、5ins
とSI3N4の二重層で形成する他、Si口*、 5i
3N4、他の物質の多重層で形成しても良い。又、各層
の厚さ&jシリコン基板のシリコンが気化しない厚さで
あれば任意である。 実施例1では、Stew層に窓を形成するのに5i3N
<層をマスクとして使用したが、フォトレジストだけで
マスクを形成して、5ins層に窓を形成しても良い。 又、シリコン基板上の所定領域りにガリウム砒素層を形
成するには、第18図に示すように、3段階成長法によ
って結成することもできた。 即ち、実施例1と同様な流量モル比で、第1段階の40
0℃の低温成長により第1のガリウム砒素層51が12
5人の厚さに形成され、次に、第2段階の650℃での
結晶成長によりガリウム砒素ff52が1Aa11の厚
さに形成された。そして、最後に、第3段階の成長とし
て、シリコン基板1の温度を750℃とし、アルシンガ
ス(AsHs)とトリメチルガリウムガス(TMG)の
流量モル比を40:lとして、30分反応ガスを供給し
た。この結果、2.0umの厚さのガリウム砒素層53
が形成された。尚、上記のガリウム砒素層の膜厚は任意
である。 このようにして、3段階成長によりエピタキシャル成長
されたガリウム砒素層53の電子濃度は、4 XIG”
/ catであり、高抵抗とすることができた。
【図面の簡単な説明】
第1図(a)、(b)はガリウム砒素層の深さに関する
キャリア濃度の測定図。 第1図′(C)はガリウム砒素層の深さに関するシリコ
ン及び炭素濃度の測定図。 第2図、第3側はガリウム砒素層にシリコン原子が取り
込まれることを証明するための実験の配置図。 第4図から第8図は、第1実施例に関し、シリコン基板
の所定領域が露出するようにシリコン基板上に所定の皮
膜層を形成する工程を示した断面図。 第9図はシリコン基板と被覆層と所定領域に戊長したガ
リウム砒素層を示した断面図。 第10図は、第2実施例に関し、皮膜層に窓を形成する
方法を示した断面図。 第11図は、第3実施例に関し、皮膜層に窓を形成する
方法を示した断面図。 第12から第17図は、第4実施例に関し、シリコン基
板の所定領域が露出するようにシリコン基板上に所定の
皮膜層を形成する工程を示した断面図。 第18図は3段階成長により形成されたガリウム砒素層
を示した断面図。 1、14.15  °゛シリコン基板

Claims (7)

    【特許請求の範囲】
  1. (1)シリコン(Si)基板上のガリウム砒素(GaA
    s)を結晶成長させる領域を除く全表面に、ガリウム砒
    素の結晶成長温度においてガリウム砒素にドーピングさ
    れない安定な物質の皮膜層を形成し、その後、所定領域
    の露出した前記シリコン基板上にガリウム砒素を結晶成
    長させる シリコン基板上におけるガリウム砒素の製造方法。
  2. (2)前記皮膜層は、200−10000Åの厚さの二
    酸化シリコン(SiO_2)で形成されていることを特
    徴とする特許請求の範囲第1項記載のシリコン基板上に
    おけるガリウム砒素の製造方法。
  3. (3)前記皮膜層は、200−10000Åの厚さの窒
    化シリコン(Si_3N_4)で形成されていることを
    特徴とする特許請求の範囲第1項記載のシリコン基板上
    におけるガリウム砒素の製造方法。
  4. (4)前記皮膜層は、二酸化シリコン(SiO_2)と
    窒化シリコン(Si_3N_4)の2層構造であること
    を特徴とする特許請求の範囲第1項記載のシリコン基板
    上におけるガリウム砒素の製造方法。
  5. (5)前記皮膜層は、前記シリコン基板の全表面に形成
    され、その後、ガリウム砒素を結晶成長させる領域に対
    応する前記皮膜層の領域を除去して、下のシリコン基板
    を露出させることを特徴とする特許請求の範囲第1項記
    載のガリウム砒素の製造方法。
  6. (6)前記皮膜層は、シリコン(Si)基板上のガリウ
    ム砒素(GaAs)を結晶成長させる領域をマスクして
    、その領域を除く全表面に形成することを特徴とする特
    許請求の範囲第1項記載のガリウム砒素の製造方法。
  7. (7)シリコン基板の全表面上に約200−2000Å
    の厚さの第1の二酸化シリコン(SiO_2)層を形成
    し、その第1の二酸化シリコン(SiO_2)層の全表
    面上に約500−2000Åの厚さの窒化シリコン(S
    i_3N_4)層を形成し、 前記第1の二酸化シリコン(SiO_2)層の上面で、
    ガリウム砒素を成長させる所定領域に対応した前記窒化
    シリコン(Si_3N_4)層の所定領域が残るように
    前記窒化シリコン(Si_3N_4)層の一部を除去し
    、露出している前記第1の二酸化シリコン(SiO_2
    )層の全表面上に第2の二酸化シリコン(SiO_2)
    層を形成し、 前記所定領域に残された前記窒化シリコン (Si_3N_4)層を除去して下層に存在する前記第
    1の二酸化シリコン(SiO_2)層の所定領域を露出
    させ、さらに、前記第1の二酸化シリコン(SiO_2
    )層の露出した前記所定領域を除去して前記シリコン基
    板を露出させ、 前記シリコン基板の前記露出部分にガリウム砒素層を形
    成する 方法から成るシリコン基板上におけるガリウム砒素の製
    造方法。
JP1165134A 1989-06-27 1989-06-27 シリコン基板上における高抵抗ガリウム砒素の製造方法 Expired - Fee Related JPH0628247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165134A JPH0628247B2 (ja) 1989-06-27 1989-06-27 シリコン基板上における高抵抗ガリウム砒素の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165134A JPH0628247B2 (ja) 1989-06-27 1989-06-27 シリコン基板上における高抵抗ガリウム砒素の製造方法

Publications (2)

Publication Number Publication Date
JPH0334535A true JPH0334535A (ja) 1991-02-14
JPH0628247B2 JPH0628247B2 (ja) 1994-04-13

Family

ID=15806544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165134A Expired - Fee Related JPH0628247B2 (ja) 1989-06-27 1989-06-27 シリコン基板上における高抵抗ガリウム砒素の製造方法

Country Status (1)

Country Link
JP (1) JPH0628247B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145720A (ja) * 1989-10-31 1991-06-20 Oki Electric Ind Co Ltd 化合物半導体の成長方法及びこれに使用するシリコン基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191016A (ja) * 1985-02-20 1986-08-25 Sanyo Electric Co Ltd 半導体基板の製造方法
JPS62213117A (ja) * 1986-03-13 1987-09-19 Oki Electric Ind Co Ltd 半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191016A (ja) * 1985-02-20 1986-08-25 Sanyo Electric Co Ltd 半導体基板の製造方法
JPS62213117A (ja) * 1986-03-13 1987-09-19 Oki Electric Ind Co Ltd 半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145720A (ja) * 1989-10-31 1991-06-20 Oki Electric Ind Co Ltd 化合物半導体の成長方法及びこれに使用するシリコン基板

Also Published As

Publication number Publication date
JPH0628247B2 (ja) 1994-04-13

Similar Documents

Publication Publication Date Title
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
US5462883A (en) Method of fabricating defect-free silicon on an insulating substrate
US5256594A (en) Masking technique for depositing gallium arsenide on silicon
US4912064A (en) Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
Matsumura Silicon nitride produced by catalytic chemical vapor deposition method
US5108947A (en) Integration of gaas on si substrates
US4752590A (en) Method of producing SOI devices
JPH0773101B2 (ja) プラズマ強化化学気相成長法
Ogirima et al. Low pressure silicon epitaxy
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
EP0241204B1 (en) Method for forming crystalline deposited film
JPS63108709A (ja) 半導体装置およびその製造方法
JPH0334535A (ja) シリコン基板上における高抵抗ガリウム砒素の製造方法
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
Tallman et al. Epitaxial Growth of Silicon on Hexagonal Silicon Carbide
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JPS6235539A (ja) 半導体装置の製造方法
JPH06244426A (ja) 薄膜形成用ガラス基板の製造方法
JP2637950B2 (ja) 表面清浄化方法
KR20230168493A (ko) 다이아몬드가 성장된 soi 템플레이트 및 단결정 다이아몬드 제조 방법
KR20040008523A (ko) 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법
KR20250154832A (ko) 결정성 향상된 α-산화갈륨 박막의 제조방법 및 이 방법에 의해 제조된 α-산화갈륨 박막
JPH0355438B2 (ja)
JPS63229812A (ja) 半導体ウエハ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees