JPS61191016A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61191016A JPS61191016A JP60031817A JP3181785A JPS61191016A JP S61191016 A JPS61191016 A JP S61191016A JP 60031817 A JP60031817 A JP 60031817A JP 3181785 A JP3181785 A JP 3181785A JP S61191016 A JPS61191016 A JP S61191016A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- growth
- chromium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体基板の製造方法に関するものであり、安
価な不純物添加のガリウム砒素結晶基板に不純物の影響
を受けずにエピタキシャル成長層を形成するものに関す
る。
価な不純物添加のガリウム砒素結晶基板に不純物の影響
を受けずにエピタキシャル成長層を形成するものに関す
る。
初 従来の技術
一般に、ガリウム砒素（ＧａＡＩＩ ）電界効果型トラ
ンジスタ（ＦＷ’ｌ’）は第３図に示す様な構造を持ち
、クロム（Ｏｒ）等を添加した半絶縁性ガリウム砒素基
板（１）上に不純物の添加しない低不純物濃度のバッフ
ァ層（２）と、その上に不純物を添加したアクティブＩ
Ｉ（３）をエピタキシャル成長させたクエへを用いてい
る。（４）（５１（６）はそれぞれソース電極、ゲート
電極、ドレイン電極である。
ンジスタ（ＦＷ’ｌ’）は第３図に示す様な構造を持ち
、クロム（Ｏｒ）等を添加した半絶縁性ガリウム砒素基
板（１）上に不純物の添加しない低不純物濃度のバッフ
ァ層（２）と、その上に不純物を添加したアクティブＩ
Ｉ（３）をエピタキシャル成長させたクエへを用いてい
る。（４）（５１（６）はそれぞれソース電極、ゲート
電極、ドレイン電極である。
高周波領域で低雑音化を達成するために、ケ）ゲート長
を短くして最大発振周波数を高くする。（ロ）ゲート上
での入力信号の伝播損失を減少すること。
を短くして最大発振周波数を高くする。（ロ）ゲート上
での入力信号の伝播損失を減少すること。
？→各電極間の寄生容置によるリーク電流の増７１０を
抑えること、さらにに）チャンネル部バッファ層を流れ
るリーク電流をできるだけ減少すること等が必要である
。このうち、ヒ）〜（ハ）はデバイスプロセスに関する
ものであるが、に）は使用されるガリウム砒素基板の特
性によるところが大きい。
抑えること、さらにに）チャンネル部バッファ層を流れ
るリーク電流をできるだけ減少すること等が必要である
。このうち、ヒ）〜（ハ）はデバイスプロセスに関する
ものであるが、に）は使用されるガリウム砒素基板の特
性によるところが大きい。
リーク電流の増加を防ぐためには深い不純物準位の少な
いバッファ層を有するガリウム砒素エピタキシャル結晶
を得ることが必要で、深い不純物単位を形成する元素が
バッファ層内に少ない方が艮い。
いバッファ層を有するガリウム砒素エピタキシャル結晶
を得ることが必要で、深い不純物単位を形成する元素が
バッファ層内に少ない方が艮い。
一般に高周波ガリウム砒素ＦＥＴ用ウェハは気相成長法
によって作成される。そのうちＧａ−Ａｓ ＣＩ！ｓ
（三塩化砒素）−Ｈ２系成長方式によるものを示す。こ
の方法はガリウム源として金属ガリウムを、砒素源とし
て三塩化砒素を、またキャリアガスとしては水素を用い
る。ガリウムを高温にして、高温の反応領域で三塩化砒
素及び水素と反応させ、ガリウム源より低温に保持され
たガリウム砒素基板上に合成されたガリウム砒素を体積
させる。ＦＥＴ用の場合、成長に使用されるガリウム砒
素基板はクロム等を添加した半絶縁性基板を用いている
。
によって作成される。そのうちＧａ−Ａｓ ＣＩ！ｓ
（三塩化砒素）−Ｈ２系成長方式によるものを示す。こ
の方法はガリウム源として金属ガリウムを、砒素源とし
て三塩化砒素を、またキャリアガスとしては水素を用い
る。ガリウムを高温にして、高温の反応領域で三塩化砒
素及び水素と反応させ、ガリウム源より低温に保持され
たガリウム砒素基板上に合成されたガリウム砒素を体積
させる。ＦＥＴ用の場合、成長に使用されるガリウム砒
素基板はクロム等を添加した半絶縁性基板を用いている
。
第４図は気相成長装置の模型を示すもので、ヒータ（７
）は高周波加熱あるいは抵抗加熱法によるものが用いら
れる。反応管（８）は高純度石英で作られ。
）は高周波加熱あるいは抵抗加熱法によるものが用いら
れる。反応管（８）は高純度石英で作られ。
ガリウム（９）は石英ボート翰に入れ反応管（８）の上
流側におかれる。ガリウム砒素基板σＤはガリウム源よ
シ下流側の反応管中に保持される。成長中の温度分布は
図中に示す如くガリウム部は８４０℃。
流側におかれる。ガリウム砒素基板σＤはガリウム源よ
シ下流側の反応管中に保持される。成長中の温度分布は
図中に示す如くガリウム部は８４０℃。
基板部はガリウム部よシ１４０℃低い７００℃に保たれ
る。三塩化砒素は炉外のバブラーｌｌｚ内に入れられ恒
温槽佳３で蒸気圧をコントロールするようになっている
。
る。三塩化砒素は炉外のバブラーｌｌｚ内に入れられ恒
温槽佳３で蒸気圧をコントロールするようになっている
。
第５図にこの方法で作成したガリウム砒素基板のｓ ｘ
Ｍｓ （二次イオン質瀘分析）で測定した元素濃度分布
を示す。横軸は結晶成長層表面からの深さで縦軸はその
濃度を示している。同図より成長層領域Ｉであっても、
リーク電流の増茄の原因となる深い不純物準位を形成す
るクロムが５×１０ （（！１１ ］という高
い濃度で含まれていることがわかる。クロムがバッファ
層内に入る原因はバッファ層成長時に約７００℃の高温
に加熱されたガリウム砒素基板（１）の側面及び裏面か
ら蒸発したり（宇田用隆他「Ｏｒ添加半絶縁性ＧａＡｌ
単結晶基板の熱変性」第１１回結晶成長国内会議（Ｎａ
ｃｏ−１１）参照）、三塩化砒素が熱分解されてできる
塩素により基板側面や裏面がエツチングされた結果生ず
るクロムが反応雰囲気中に遊離し成長ｒ−にとりこまれ
るためである（）ＩＭ ＣＯＺ！Ｌｌｌｌ（Ｌ Ｊ
Ｖ Ｄｉｌｏｒｅｎｚｏ著ｒｕｇｓｒｇＴ用ＡｓｏＩ！
ｓ／ｅａ／Ｅ２２バブラー Ｃｋ＆Ａ８ ０ＶＤｉ／ス
テムの特性（Ｃｈａｒａｃｔｅｒｉｓｔ、ｉｃｓ ｏ
ｆ ａｎ Ａ１１ｃ ｌ！５／ Ｇａ ／ Ｈ２℃Ｗ
Ｏ−ｂｕ’ｂｔｙｌｅｒ ＧＩＬＡＳ ＯＶＤ ５
）ｒｓｔ；ｅｍ ｆｏｒ ＭＥＳＦＰＴ ａｐｐｌｉｃ
ａｔｉｏｎｓ）ｘｎｇｔ、、ｐｈｙｉｉ−ｃｏｎｔ、ｓ
ｓｒ、Ｎｏ、３３ｂ参照）。
Ｍｓ （二次イオン質瀘分析）で測定した元素濃度分布
を示す。横軸は結晶成長層表面からの深さで縦軸はその
濃度を示している。同図より成長層領域Ｉであっても、
リーク電流の増茄の原因となる深い不純物準位を形成す
るクロムが５×１０ （（！１１ ］という高
い濃度で含まれていることがわかる。クロムがバッファ
層内に入る原因はバッファ層成長時に約７００℃の高温
に加熱されたガリウム砒素基板（１）の側面及び裏面か
ら蒸発したり（宇田用隆他「Ｏｒ添加半絶縁性ＧａＡｌ
単結晶基板の熱変性」第１１回結晶成長国内会議（Ｎａ
ｃｏ−１１）参照）、三塩化砒素が熱分解されてできる
塩素により基板側面や裏面がエツチングされた結果生ず
るクロムが反応雰囲気中に遊離し成長ｒ−にとりこまれ
るためである（）ＩＭ ＣＯＺ！Ｌｌｌｌ（Ｌ Ｊ
Ｖ Ｄｉｌｏｒｅｎｚｏ著ｒｕｇｓｒｇＴ用ＡｓｏＩ！
ｓ／ｅａ／Ｅ２２バブラー Ｃｋ＆Ａ８ ０ＶＤｉ／ス
テムの特性（Ｃｈａｒａｃｔｅｒｉｓｔ、ｉｃｓ ｏ
ｆ ａｎ Ａ１１ｃ ｌ！５／ Ｇａ ／ Ｈ２℃Ｗ
Ｏ−ｂｕ’ｂｔｙｌｅｒ ＧＩＬＡＳ ＯＶＤ ５
）ｒｓｔ；ｅｍ ｆｏｒ ＭＥＳＦＰＴ ａｐｐｌｉｃ
ａｔｉｏｎｓ）ｘｎｇｔ、、ｐｈｙｉｉ−ｃｏｎｔ、ｓ
ｓｒ、Ｎｏ、３３ｂ参照）。
これを防ぐために、クロムを添加した半絶縁性基板のか
わりに、不純物全添加していない半絶縁性基板を用いる
方法がとられるが、これはクロムを添加した基板に比べ
て高価であるという問題点がある。
わりに、不純物全添加していない半絶縁性基板を用いる
方法がとられるが、これはクロムを添加した基板に比べ
て高価であるという問題点がある。
（ハ）発明が解決しようとする問題点
上述の通りガリウム砒素ＦＩＩＣ’Ｉ”の高周波でのリ
ーク電流の増７ＸＩｔ−防ぐためにはバッファ層内の深
い不純物準位を形成するクロムｆｒ、’Ｊ）なくするこ
とが必要である。しかし、従来のクロム添加のガリウム
砒素基板を用いた気相成長法では高温による基板側面及
び裏面からのクロムの蒸発や塩素によるエツチングで発
生するクロムの解離等で反応ガス雰囲気中でクロムが遊
離し、エピタキシャル成長層内に混入してしまうという
問題点がある。本発明は不純物（例えばクロム）添加の
半絶縁性ガリウム砒素基板を用いしかもバッファ層内へ
のクロムの混入を防ぐ半導体基板の製造方法を提供しよ
うとするものである。
ーク電流の増７ＸＩｔ−防ぐためにはバッファ層内の深
い不純物準位を形成するクロムｆｒ、’Ｊ）なくするこ
とが必要である。しかし、従来のクロム添加のガリウム
砒素基板を用いた気相成長法では高温による基板側面及
び裏面からのクロムの蒸発や塩素によるエツチングで発
生するクロムの解離等で反応ガス雰囲気中でクロムが遊
離し、エピタキシャル成長層内に混入してしまうという
問題点がある。本発明は不純物（例えばクロム）添加の
半絶縁性ガリウム砒素基板を用いしかもバッファ層内へ
のクロムの混入を防ぐ半導体基板の製造方法を提供しよ
うとするものである。
に）問題点を解決するための手段
本発明は気相成長時に、不純物添加のガリウム砒素結晶
基板のエピタキシャル成長ＩｉＩを形成する被成長面以
外の表面を、該表面に付設してなる絶縁膜で保護してな
ることを特徴とするものである。
基板のエピタキシャル成長ＩｉＩを形成する被成長面以
外の表面を、該表面に付設してなる絶縁膜で保護してな
ることを特徴とするものである。
（ホ）作 用
本発明は、基板の被成長面以外の表面に絶縁膜を付設し
ているので、気相成長時該絶縁膜が基板した場合リーグ
電流の小さい良質なデバイスを得ることができる。
ているので、気相成長時該絶縁膜が基板した場合リーグ
電流の小さい良質なデバイスを得ることができる。
（へ）実施例
本発明方法に適用する基板は被成長面以外の表面に絶縁
膜を付設しているがその絶縁膜に適する絶縁材料は高温
プロセスに用いられるもの１例えばイ万ン注人後の熱処
理の保護膜として用いられるようなものであれば何でも
良いが、■高温時。
膜を付設しているがその絶縁膜に適する絶縁材料は高温
プロセスに用いられるもの１例えばイ万ン注人後の熱処
理の保護膜として用いられるようなものであれば何でも
良いが、■高温時。
構成元素の外部拡散に対して障壁となること、■保護膜
と基板界面で反応が起きたり保護膜の構成元素が基板中
に拡散したりしないこと、■保護膜を付けたことにより
高温で基板側に大きな熱応力を与えないこと、■基板と
の密着性が良いこと。
と基板界面で反応が起きたり保護膜の構成元素が基板中
に拡散したりしないこと、■保護膜を付けたことにより
高温で基板側に大きな熱応力を与えないこと、■基板と
の密着性が良いこと。
■後で除去が容易なこと、などを考慮して選ばれる。代
表的なものとして、二酸化ケイ素、ナイトライド。窒化
アルミニウムなどがあり、属性から見てＡＩ！ｏＮ、Ａ
Ｉ！Ｇ！Ｌ２０５等を使用するようにしても良い。以下
、クロムを添加してなる半絶縁性基板の被成長面以外の
表面に８１０２膜を付設する方法につき説明する。
表的なものとして、二酸化ケイ素、ナイトライド。窒化
アルミニウムなどがあり、属性から見てＡＩ！ｏＮ、Ａ
Ｉ！Ｇ！Ｌ２０５等を使用するようにしても良い。以下
、クロムを添加してなる半絶縁性基板の被成長面以外の
表面に８１０２膜を付設する方法につき説明する。
８１図（イ）〜に）はこの付設方法の工程図を示すもの
である。ガリクム砒素基板■にスパッタリング法により
５１０２膜（２１）を基板全面に付設する（第１図げ）
）。この８１０２膜（２１Ｊの膜厚はクロムの蒸発を防
ぐために有効な膜厚を下限とし一方熱的歪を発生させな
い膜厚を上限とするのが艮〈例えばα２〜α３μｍ程度
が最適である。尚、ナイトライドで構成する場合には０
．０８〜０．１２μｍの膜厚にするのが適当である。
である。ガリクム砒素基板■にスパッタリング法により
５１０２膜（２１）を基板全面に付設する（第１図げ）
）。この８１０２膜（２１Ｊの膜厚はクロムの蒸発を防
ぐために有効な膜厚を下限とし一方熱的歪を発生させな
い膜厚を上限とするのが艮〈例えばα２〜α３μｍ程度
が最適である。尚、ナイトライドで構成する場合には０
．０８〜０．１２μｍの膜厚にするのが適当である。
次いで基板■の被成長面（２０＆）側を除いた基板の側
面（２０ｂ）（２ｏａ）及び裏面（２０Ｃ）にワックス
を塗部してワックスＩＩ（２１付設する（同図（ロ））
。その後、基板■を７ツ酸及びフッ化アンモニクム系の
バッフアートエッチャント液でエツチングし、ワックス
膜ので保護されていない部分の８１０２膜ＣＩ！ｌ−除
去する（同図（ハ））。その後、このワックス膜＠ヲト
リクレンで除去し。
面（２０ｂ）（２ｏａ）及び裏面（２０Ｃ）にワックス
を塗部してワックスＩＩ（２１付設する（同図（ロ））
。その後、基板■を７ツ酸及びフッ化アンモニクム系の
バッフアートエッチャント液でエツチングし、ワックス
膜ので保護されていない部分の８１０２膜ＣＩ！ｌ−除
去する（同図（ハ））。その後、このワックス膜＠ヲト
リクレンで除去し。
同図に）に示す如く、基板■の被成長面（２０＆）以外
の側面、裏面に絶縁膜Ｑ１１を付設してなる基板を得る
。
の側面、裏面に絶縁膜Ｑ１１を付設してなる基板を得る
。
このようにして出来た側面と裏面ｔ−５ｉｏｚ膜で保護
したクロム添加のガリクム砒素基板を用いて気相成長法
（上述の従来方法通り）でエピタキシャル成長を、基板
（１）の被成長面（２０ａ）に行なう。第２図はこの方
法によシ作成したエピタキシャル成長膜を、ＳＩＭＥＩ
を用いて測定したクロムの濃度分布を示している。因か
られかる通り。
したクロム添加のガリクム砒素基板を用いて気相成長法
（上述の従来方法通り）でエピタキシャル成長を、基板
（１）の被成長面（２０ａ）に行なう。第２図はこの方
法によシ作成したエピタキシャル成長膜を、ＳＩＭＥＩ
を用いて測定したクロムの濃度分布を示している。因か
られかる通り。
バッファ層内のクロム濃度はＳ ＸＭＳの測定下限界以
下となり、クロムによるバッファ層内への深い不純物準
位を減少できる。尚、このエピタキシャル成長膜を用い
て低雑音用ＦＥＴを作成した素子の特性は１２Ｇ）１２
の動作時においてＮＦ’＝ｔ４ｄＢであった。これは従
来方法の成長膜を用いた同素子の特性ＮＦ＝２．１＋Ｉ
Ｂに比較して著しい特性の向上が図られた。
下となり、クロムによるバッファ層内への深い不純物準
位を減少できる。尚、このエピタキシャル成長膜を用い
て低雑音用ＦＥＴを作成した素子の特性は１２Ｇ）１２
の動作時においてＮＦ’＝ｔ４ｄＢであった。これは従
来方法の成長膜を用いた同素子の特性ＮＦ＝２．１＋Ｉ
Ｂに比較して著しい特性の向上が図られた。
（ト）発明の効果
上述の通シ本発明ではエピタキシャル成長層内ヘノクロ
ムの混入を防止できるためこのクロムが混入した場合の
高周波領域でのリーク電流の増加がおさえられ、これを
用いて作成されたＦＥＴの低雑音化に効果がある。
ムの混入を防止できるためこのクロムが混入した場合の
高周波領域でのリーク電流の増加がおさえられ、これを
用いて作成されたＦＥＴの低雑音化に効果がある。
ｉ＠１因（イ）〜に）は本発明方法に適用される基板の
製造工程図、第２図は本発明方法による基板のエピタキ
シャル成長膜中のクロム濃度を示す特性図。 第３図は一般のＦＩＴの構成斜視図、第４図は一般の気
相成長装置の構成図１ｗ、５図は従来法による基板のエ
ピタキシャル成長膜中のクロム濃度を示す特性図である
。 （１）■・・・不純物（クロム）添加のガリクム砒素基
板、（２＋（３１・・・エピタキシャル成長層、（２０
！Ｌ）・・・基板の被成長面、 ｃａｎ・・・絶縁膜。
製造工程図、第２図は本発明方法による基板のエピタキ
シャル成長膜中のクロム濃度を示す特性図。 第３図は一般のＦＩＴの構成斜視図、第４図は一般の気
相成長装置の構成図１ｗ、５図は従来法による基板のエ
ピタキシャル成長膜中のクロム濃度を示す特性図である
。 （１）■・・・不純物（クロム）添加のガリクム砒素基
板、（２＋（３１・・・エピタキシャル成長層、（２０
！Ｌ）・・・基板の被成長面、 ｃａｎ・・・絶縁膜。
Claims (2)
- （１）不純物添加のガリウム砒素結晶基板に気相成長法
によりエピタキシヤル成長層を形成する半導体基板の製
造方法において、前記気相成長時、前記不純物添加のガ
リウム砒素結晶基板の前記エピタキシャル成長層を形成
する被成長面以外の表面を、該表面に付設してなる絶縁
膜で保護してなることを特徴とする半導体基板の製造方
法。 - （２）前記絶縁膜は二酸化シリコン、ナイトランド、窒
化アルミニウムの何れかであることを特徴とする特許請
求の範囲第（１）項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031817A JPS61191016A (ja) | 1985-02-20 | 1985-02-20 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031817A JPS61191016A (ja) | 1985-02-20 | 1985-02-20 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191016A true JPS61191016A (ja) | 1986-08-25 |
Family
ID=12341642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031817A Pending JPS61191016A (ja) | 1985-02-20 | 1985-02-20 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191016A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334535A (ja) * | 1989-06-27 | 1991-02-14 | Intel Corp | シリコン基板上における高抵抗ガリウム砒素の製造方法 |
| US5205745A (en) * | 1989-08-30 | 1993-04-27 | Tdk Corporation | Artificial dental root |
| JP2007005726A (ja) * | 2005-06-27 | 2007-01-11 | Shin Etsu Handotai Co Ltd | 化合物半導体ウェーハおよびその製造方法 |
-
1985
- 1985-02-20 JP JP60031817A patent/JPS61191016A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334535A (ja) * | 1989-06-27 | 1991-02-14 | Intel Corp | シリコン基板上における高抵抗ガリウム砒素の製造方法 |
| US5205745A (en) * | 1989-08-30 | 1993-04-27 | Tdk Corporation | Artificial dental root |
| JP2007005726A (ja) * | 2005-06-27 | 2007-01-11 | Shin Etsu Handotai Co Ltd | 化合物半導体ウェーハおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60142568A (ja) | 炭化珪素電界効果トランジスタの製造方法 | |
| JPS5815480B2 (ja) | チツカガリウムタンケツシヨウノ セイチヨウホウホウ | |
| Kaneko et al. | Epitaxial growth of A1N film by low-pressure MOCVD in gas-beam-flow reactor | |
| JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPS6226569B2 (ja) | ||
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| JPH0294431A (ja) | エピタキシャル成長方法 | |
| JP2853226B2 (ja) | 半導体装置およびその製造方法 | |
| JP2711959B2 (ja) | Ｉｉｉ族元素の窒化膜の形成方法 | |
| JPS62145736A (ja) | 液相エピタキシヤル成長法 | |
| JPS63127530A (ja) | ヒ化ガリウムエピタキシヤル結晶の気相成長方法 | |
| JPS6390152A (ja) | 半導体素子形成用基板の製造方法 | |
| JPS63303900A (ja) | 炭化珪素単結晶の伝導型制御方法 | |
| KR20000011292A (ko) | 반도체기판상의에피택셜층성장방법 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 | |
| JPS6129122A (ja) | ＧａＡｓ液相エピタキシヤル成長法 | |
| JPS6427221A (en) | Manufacture of laminated type semiconductor device | |
| JPS63186421A (ja) | 結晶成長法 | |
| JPS6294944A (ja) | ３−５化合物半導体のｍｉｓ構造形成方法 | |
| JPS61151093A (ja) | ３−５族化合物半導体の気相エピタキシヤル成長方法 | |
| JPS62128531A (ja) | シリコン基板およびその製造方法 | |
| JPH0247435B2 (ja) | Gaasekisoepitakisharuseichoho | |
| JPH0313736B2 (ja) | ||
| JPH0758692B2 (ja) | 半導体装置の製造方法 |