JPH0334539A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0334539A
JPH0334539A JP2164338A JP16433890A JPH0334539A JP H0334539 A JPH0334539 A JP H0334539A JP 2164338 A JP2164338 A JP 2164338A JP 16433890 A JP16433890 A JP 16433890A JP H0334539 A JPH0334539 A JP H0334539A
Authority
JP
Japan
Prior art keywords
layer
conductive pillar
conductive
insulating
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2164338A
Other languages
English (en)
Other versions
JP2776960B2 (ja
Inventor
Robertus D J Verhaar
ロベルタス　ドミニカス　ヨセフ　フェルハール
Bruin Leendert De
レーンデルト　デ　ブルイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0334539A publication Critical patent/JPH0334539A/ja
Application granted granted Critical
Publication of JP2776960B2 publication Critical patent/JP2776960B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、絶縁領域で限界されたデバイス領域を一主表
面に隣接して有する半導体本体を準備し、その一主表面
上に流動性有機材料を被着して有機層を形成し、該有機
層上にマスク層を形成し、該マスク層の窓を通して前記
有機層をその下側のデバイス領域及び絶縁領域に対し選
択的にエツチングしてデバイス領域の接点領域を露出す
る開口を形成し、導電材料を堆積して前記開口内に前記
接点領域と接触する導電ピラーを形成することにより前
記デバイス領域への電気接続を形成するようにした半導
体装置の製造方法に関するものである。
（従来の技術） このような方法は欧州特許出願（ＥＰ−へ）　０１９５
９７７号に記載されている。これに記載されているよう
に、有機層を形成する流動性材料はボリイもド層とし、
これを半導体本体の前記一主表面上に回転塗布して比較
的平坦な表面が得られるようにする。
酸化層をこのボリイξド層上に設け、その上にホトレジ
スト層を設け、このホトレジスト層を現像してマスク層
を形成し、このマスク層を通して有機層に湿式又は乾式
エッチャントを用いてエツチングする。次いでタングス
テンをＷＦ、及びＨ２を用いる化学気相成長により選択
的に堆積して有機層にエッチされた開口内に導電ピラー
を形成する。
例えばリフトオフ技術を用いて開口内に核形成層を設け
てタングステン堆積を促進させることもできる。導電ピ
ラーの形成後にポリイミドの別の層を表面上に回転塗布
し、上述した順次の工程をくり返えす。前記欧州特許出
願の第８図に示されているように、２個以上のピラーを
第２メタライズレベルにより相互接続する必要がある場
合には、第１ポリイミド層上にタングステンを選択的に
堆積し得るようにするために核形成層が通常必要とされ
る。この電気接続形成法は所望のメタライズレベル数に
応じて１回以上くり返えすことができる。
（発明が解決しようとする課題） この方法は、回転塗布したポリ４４１層により導電ピラ
ーを互に絶縁して所望の電気接続のみを与えるものであ
る。しかし、ポリイミドはクランキングや汚染を受けや
すく、十分に良好な絶縁を与えることができないために
例えば短絡が起り得る。
本発明の目的はデバイス領域への良好な電気接続を、上
述した問題を生じることなくもしくは少くとも軽減しな
がら達威し得る半導体装置の製造方法を提供することに
ある。
（課題を解決するための手段） 本発明は、絶縁領域で限界されたデバイス領域を一主表
面に隣接して有する半導体本体を準備し、その一主表面
上に流動性有機材料を被着して有機層を形成し、該有機
層上にマスク層を形成し、該マスク層の窓を通して前記
有機層をその下側のデバイス領域及び絶縁領域に対し選
択的にエツチングしてデバイス領域の接点領域を露出す
る開口を形成し、導電材料を堆積して前記開口内に前記
接点領域と接触する導電ピラーを形成することにより前
記デバイス領域への電気接続を形成するようにした半導
体装置の製造方法において、更に前記有機層を除去して
前記導電ピラーを露出させ、絶縁材料の層を設けて前記
導電ピラーを覆い、この絶縁層を前記導電ピラーの上表
面が露出するまでエツチングし、導電材料を堆積して導
電ピラーに接触させることを特徴とする。
ここで、「流動性有機材料」とは例えば酸素含有プラズ
マ中で容易にエツチングし得る任意の適当な炭素含有ポ
リマーを意味するものと理解されたい。
本発明の方法を用いれば、ポリイミドのような流動性有
機材料を用いる利点、即ち流動性有機絶縁材料を用いる
ことによって接点孔又は開口を下側デバイス領域及び絶
縁領域に対し高い（一般にほぼ無限大の）選択性でエツ
チングすることができるために接点孔又は開口のエツチ
ングによる下側領域の不所望な除去がもしあっても極く
僅かであるという利点を得ることができると共に、ポリ
イミドのような流動性材料を絶縁層として用いる際に起
り得るクラッキング及び／又は汚染の問題を除去もしく
は少くとも軽減することができ、接点孔又は開口を絶縁
ゲート又はフィールド酸化物上にオーバラップさせるこ
とが、例えば絶縁ゲートと導電ピラーに接触されたデバ
イス領域との間の不所望な短絡を生ずる惧れなしに実施
可能になる。
更に、本発明の方法を用いると潜在的なアライメントの
問題が軽減される。その理由は、導電ピラーに接触する
導電材料をピラー上に直接堆積し、次いでこれを所要に
応じパターン化してピラーとの良好な電気接続を得るこ
とができるためである。
半導体装置がシリコンデバイスであり且つ選択的に堆積
する導電材料がタングステンである場合には、アモルフ
ァスシリコン又はチタン−タングステン合金のような核
形成層を、流動性有機材料の被着前に一主表面上に設け
て接点領域上の導電ピラーの成長を、接点領域の本来の
材料と無関係に容易にすることができる。この際、有機
層の除去後に核形成層の露出部分を除去することができ
るために不所望な電気的短絡の惧れを増大することもな
い。
一般に、本発明の方法においては、マスク層を酸化シリ
コン、窒化シリコン、ホウ素リンケイ酸ガラス及びスピ
ン・オン・ガラスから成る群から選ばれた１つの材料の
層として形成し、有機層をこのマスク層を通して反応性
イオンエツチング法を用いてエツチングし、接点領域を
露出する開口を精密に画成すると共に垂直側壁を有する
ようにする。このような開口の特性は開口又は接点孔を
１μｍ以下の幅又は直径にする超大規模集積回路に対し
て特に重要である。
絶縁材料は、酸化シリコンの層を堆積し、この酸化シリ
コン層上にレジスト層を平坦な表面になるまで設け、次
いでこれら酸化シリコン及びレジスト層を同一の速度で
エツチングして導電ピラーの上表面が露出するときほぼ
平坦な表面の酸化シリコン層が残存するようにして設け
ることができ、このようにするとポリイミドのような流
動性有機材料よりも汚染やクランキングを生じにくい良
好な絶縁特性を有する絶縁材料からほぼ平坦な絶縁層を
設けることができる。
（実施例） 以下、図面を参照して本発明の実施例につき説明する。
各図は略図であって、正しいスケールで描いてない点に
注意されたい。特に層や領域の厚さのような所定の寸法
を他の寸法より著しく拡大しである。また全図を通して
同一もしくは類似の部分は同一の符号で示しである。
第１〜５図には、−上表面１ａに隣接して絶縁領域９．
１２ａ、１２ｂで限界されたデバイス領域３，４を有す
る半導体本体ｌを用意し、その−上表面上に流動性有機
材料を被着して有機層２０を形成し、この有機層２０上
にマスク１ｉ３０を形成し、このマスク１ｉ３０の窓３
１を通して有機Ｊｉ２０をその下側のデバイス領域及び
絶縁領域に対し選択的にエツチングしてデバイス領域３
．４の接点領域１１を露出させる開口２１を形成し、導
電材料、例えばタングステンを堆積して開口２１内に接
点領域１１と接触する導電ピラー４０　（第２図）を形
成することによりデバイス領域への電気接続を与えるよ
うにした半導体装置の製造方法が示されている。
本発明においては、この製造方法において、更に、第３
図に示すように、有機層２０を除去して導電ピラー４０
を露出させ、ピラー４０上に絶縁材料の層５０を設け、
この絶縁層をエツチングしてピラーの上面４１を露出さ
せ、導電材料６０を堆積してピラー４０に接触させる。
本発明方法を用いると、ポリイミドのような流動性有機
材料を使用する利点、即ち流動性有機材料を用いること
によって接点孔又は開口２１を高い選択性で（実際には
無限の選択性で）エツチングすることができるために接
点孔又は開口２１のエツチングによる下側デバイス領域
及び絶縁領域の不所望な除去がもしあっても極く僅かで
あるという利点を、ポリイミドのような流動性材料を絶
縁層として用いる際に起り得るクラッキング及び／又は
汚染の問題を除去もしくは少くとも軽減しながら得るこ
とができる。
第１図に戻り更に詳しく説明すると、この半導体装置は
一主表面１ａに隣接して一導電型（本例ではｐ導電型）
の比較的低ドープの領域２を有する単結晶シリコン半導
体本体１を具え、その領域２内には反対導電型（本例で
はｎ導電型）の高ドープデバイス領域３．４が一主表面
１ａに隣接して設けられている。２つのデバイス領域３
．４のみを第１図に示しであるが、半導体本体ｌはもっ
と多くのこのようなデバイス領域を有することができる
。本例では、デバイス領域３，４は一上表面ｌａ上に設
けられた絶縁ゲート構造５と関連して絶縁ゲート電界効
果トランジスタ（ＩＧＦＩＩ！Ｔ　）を構成する。上述
のデバイス領域３．４はｎ導電型であるためｎチャネル
ＩＧＦｔＥＴを構成する。しかし、当業者に明らかなよ
うに、半導体本体はｐチャネルＩＧＦＥＴも含み、ＣＭ
Ｏ５集積回路を構成するものとすることもでき、この場
合ｐチャネルＩＧＦＥＴはｎ導電型ウェル内に設けられ
たｐ導電型デバイス領域と、関連の絶縁ゲートとで構成
する。
上述の装置は半導体本体１内に、慣例のシリコン局部酸
化αａｃｏｓ　）技術によりフィールド酸化物パターン
（第１図にこの絶縁領域９の一部を示しである）を形成
後に、慣例の如く表面ｌａ上にゲート酸化層を成長させ
次いでこのゲート酸化層上にドープ多結晶シリコン層を
堆積して絶縁ゲート５を形成することにより形成するこ
とができる。
ドープポリシリコンを例えば酸化シリコン及び／又は窒
化シリコンの絶縁領域１２ａにより局部的にキャップす
る。慣例のフォトリソグラフィ及びエツチング技術によ
りパターニングして絶縁ゲート５を限界した後に、デバ
イス領域３．４の低ドープ延長領域３ａ、４ａを、絶縁
ゲート５及びフィールド酸化物パターン９をマスクとし
て用いて自己整合法により形成する。
次に、酸化シリコン又は窒化シリコン層１２を慣例の化
学気相成長技術により堆積し、次いでこの層を適当な既
知の異方性エツチング処理を用いてエツチングし、第１
図に示すように、絶縁ゲート５の側壁上に、絶縁キャッ
プ領域１２ａと相まって絶縁ゲート５を被覆する絶縁ス
ペーサ領域１２ｂを形成して、次のメタライゼーション
による絶縁ゲート５とデバイス領域３．４との間の不所
望な短絡を防止すると共にデバイス領域３．４の接点領
域１１を露出させる。第１図に示す絶縁ゲート５は局部
絶縁キャップ領域１２ａと絶縁スペーサ領域１２ｂとに
より被覆されている。しかし、装置の他の絶縁ゲート（
図示せず）には絶縁キャップ領域１２ａを設けないこと
もできる。
ｍ縁スペーサ領域１２ｂの形成後に、デバイス領域３．
４の高ドープ領域３ｂ、４ｂを、絶縁ゲート５、スペー
サ領域１２ｂ及びフィールド酸化物領域９をマスクとし
て用いて慣例の自己整合法で形成する。
デバイス領域３．４へのオーム接触を改善するために、
シリサイド領域８、例えばチタン又はコバルトシリサイ
ドをデバイス領域３．４の表面に、既知のようにチタン
又はコバルス層を露出シリコン表面上に堆積し加熱する
ことにより形成することができる。
次に、流動性材料を一上表面ｌａ上に平均した厚さに回
転塗布して本例ではポリイミドの層２０を設ける。この
層の厚さは表面構造により決まること勿論である。本例
では、絶縁ゲート５のピッチが約１．２　μｍ　、その
幅が約０．５５μｍ　、絶縁ゲート５とこれを覆う絶縁
キャップペ領域１２ａにより形成される段差の高さが約
０．５　μｍ　（絶縁キャップ領域１２ａの厚さは約０
．２μｍ）である場合、ポリイミド層２０を約０．７　
μｍの厚さにすることができる。
ポリイミドＮ２０は例えば４００°Ｃで約３０分間硬化
させる。
次にマスク層３０を低温度で堆積する。マスク層３０は
低温酸化物とすることができ、例えば慣例の低温（約３
００〜３５０°Ｃ）プラズマエンハンス化学気相成長法
（ＰＥＣＶＤ　）により形成される低温ホウ素リンケイ
酸ガラス、酸化シリコン又は窒化シリコンとすることが
できる。或は又、スピン・オン、・ガラスを用いてマス
ク層３０を形成することもできる。
マスク層３０は慣例のフォトリソグラフィ及びフッ素ベ
ースのドライエツチング技術を用いてパターン化して接
点領域１１の上方に窓３１を形成する。
次に、第１図に仮想線で示すように、窓３１で露出され
たポリイミド絶縁層２０を適当な異方性エツチング処理
によりエツチングして接点領域１１を露出する開口２１
を形成する。本例では、少量のフッ素を付加した酸素プ
ラズマを用いる反応性イオンエツチング技術を用いてエ
ッチ速度を高めると共にポリマ残留を阻止又は少くとも
減少させる。使用するフッ素の量はマスク層３０に対し
有機層２０の良好なエッチ選択度が維持されるように調
整する。
次に、タングステンを露出シリコン上又はシリサイド表
面領域上に堆積するがマスク層３０上には堆積しない選
択堆積技術を用いて開口２１をタングステで満たして導
電ピラー４０を形成する。タングステンは例えばＥＰ−
Ａ−０１９５９７７号に開示されている一Ｆ＆及びＮ２
を用いる又はＷｈ及びシランを用いる適当な化学気相成
長法により堆積することができる。
或は又、非選択又はブランケット堆積法を用いることも
でき、この場合には堆積したタングステン層を有機層２
０が露出するまでエッチバックし、開口２１内の導電ピ
ラー４０を残存させる。この方法は、選択堆積の場合に
形成されるいわゆる“ネイルヘッド゛′のない一層均一
なピラー形状が得られる利点を有する。タングステン以
外の導電材料を用いて導電ピラー４０を形成し得ること
勿論である。
絶縁スペーサ領域１２ｂの表面上にタングステンピラー
の成長を得るためには、核形成層１３（仮想線で図示し
である）、例えばアモルファスシリコン又はチタン−タ
ングステン合金の層を流動性有機Ｎ２０の塗布前に基板
１０上に堆積することができる。斯る核形成層は接点領
域１１へのタングステンの成長も助長する。
層２０の形成にポリイミドのような流動性有機材料を用
いることは、有機層の表面がほぼ平坦又は平面になるこ
とを意味し、更に導電ピラーをブランケット堆積技術で
形成する場合にはこれらピラーがほぼ平坦な表面上に位
置する上表面４１を有するようになることを意味する。
しかし、ポリイミドはクラッキングや汚染を受けやすく
、そのため十分に良好な絶縁層を形成し得ない。そこで
、タングステンの選択堆積により導電ピラー４０を形成
した後に、ＨＦ溶液を用いる湿式化学エツチング又はフ
ッ素雰囲気中のプラズマエツチングを用いてマスク７１
３０を除去すると共に、例えば酸素プラズマエツチング
プロセス又はＩＩＮ（ｈ、　ＨｚＮｚを用いる湿式化学
エツチングを用いてポリイミド層２０を除去する。この
エツチング処理はポリイミドをタングステンピラー４０
及び酸化物に対し高い選択性で除去することができる利
点を有する。
核形成層又は接着層１３が設けられている場合には、ポ
リイミド層２０の除去後にその露出部分を慣例の方法で
除去する。このようにポリイミド層２０を除去すること
により、全表面上、特に絶縁スペーサ領域１２ｂ、絶縁
キャップ領域１２ａ及びフィールド酸化物絶縁領域９上
を延在する核形成層１３を使用してタングステンをシリ
コン酸化物のような絶縁材料上に成長させ、導電ピラー
４０を隣接絶縁材料上にオーバラップさせることが、ポ
リイミド層２０及び従って必然的に核形成層３０を導電
ピラー４０の形成後もそのまま存在させる場合に発生し
得る短絡を生ずる惧れなしに実施できるようになる。
第３図はポリイミド絶縁層２０の除去後の構造を示し、
導電ピラー４０の下に核形成層の残存部分１３ａが存在
する。
次に、第４図に示すように、別の絶縁層５０を設けて一
上表面ｌａ上の全構造を覆う０本例ではこの別の絶縁層
５０を最初に表面の輪郭によくなじむ絶縁材料、例えば
テトラーエチルーオルソーシリケー　）　（ＴＥ０１）
の層５１を堆積し、次いでフォトレジスト層５２を塗布
して形成する。このフォトレジスト層は流動性としてほ
ぼ平坦な表面５２ａが得られるようにする。次にこの別
の絶縁層５０をフォトレジスト層及び酸化シリコン層を
略々同一の速度でエツチングするＣＦ、１０□プラズマ
のようなエッチャントを用いてピラー４０の上表面４１
まｔエッチバックする。第４図の破線５３はこのエッチ
バック処理後の別の絶縁層５０の表面を示す。このよう
にエッチバック処理によりフォトレジストＮ５２を完全
に除去し、導電ピラー４０が絶縁層５１の残存部分５１
ａにより限界されると共に絶縁されたほぼ平坦な表面を
得ると共に、ポリイミドを絶縁材料として用いる際に生
じ得るクランキング及び汚染の問題を除去又は少くとも
軽減させる０次に導電材料６０、例えばアルミニウムを
堆積して導電ピラー４０に接触させる。次に導電材料６
０を慣例のフォトリソグラフィ及びエツチング処理を用
いてパターン化して導電ピラー間の所望の電気接続を形
成する。
第６図は、導電材料６０をパターン化してし図示の２つ
の導電ピラーに接触する別々の導電トラック６０ａ、６
０ｂを形成して成る構造を示す。斯る構造は、例えば図
示のデバイス領域３及び４が同一のＩＧＦＥＴのソース
及びドレイン領域を形成する場合に好適である。
第６図に示すように、メタライズレベル６０を別の絶縁
層、例えば化学気相成長により堆積される酸化シリコン
層７０で被覆し、次いでこの層７０をパターン化して次
のメタライズレベルをメタライズレベル６０に接触させ
るための開口７１（図には１個のみを示す）を形成する
。次に、第１〜５図につき上述した方法を用いて２つの
メタライズレベルの所望の導電トラック間の電気接続を
形成するために、第６図に示すように、ボリイξド層２
０ａ及びマスク層３０ａを別の絶縁層７０の表面上に設
け、導電ピラー４０ａを開口７１内に形成する。次いで
上述の方法を第１〜５図に示す基板１０の代りに第６図
に示す基板１０ａに対し第３〜５図につき述べたように
して進める。上述の方法は更に他のメタライズレベルに
対しくり返えすことができる。
有機層２０の使用により接点孔又は開口２１を下側デバ
イス領域３，４及び絶縁領域１２ａ、１２ｂ、　９に対
し極めて高い選択性（実際には無限大の選択性）でエツ
チングし得るため、接点孔又は開口２１の形成中に極め
て僅かな下側材料がエツチングされるだけとし得る。核
形成層１３を有機層２ｏの下側に設けて導電ピラー４０
を隣接絶縁材料上にも成長させることができる。これは
、ピラーをこのように形成しても、有機層２０の除去後
に核形成層１３の露出部分を除去して短絡が起り得ない
ようにすることができるためである。このように、接点
孔２１を形成するのに用いる上述の方法は下側デバイス
領域及びゲート又はフィールド絶縁領域を侵さないと共
に、絶縁材料上への導電材料の成長を容易にするため、
導電ピラー４０をフィールド酸化物絶縁領域９又は絶縁
領域１２ａ、　１２ｂ上に延在又はオーバラップさせる
ことが、ピラー４０に接触されたデバイス領域３．４と
例えば絶縁ゲート５又はフールド酸化物９上の接続導体
（図示せず）との間の不所望な短絡の惧れなしにできる
ようになる。従って上述の方法は慣例の方法よりも接点
孔又は開口２１のごスアライメントに対するトレランス
が大きくなる。
以上、本発明を特定の実施例につき説明したが、本発明
は上述した実施例にのみ限定されるものでなく、多くの
変形や変更を加え得るものであること勿論である。
【図面の簡単な説明】
第１〜５図は本発明方法の第１の実施例を説明するため
の半導体装置の部分断面図、 第６図は本発明方法の第２の実施例を説明するための第
１〜５図と同様の断面図である。 １・・・半導体本体 ２・・・低ドープ領域 ３．４・・・デバイス領域 ５・・・絶縁ゲート ８・・・シリサイド領域 ９・・・フィールド酸化物領域 １０・・・基千反 １１・・・接点領域 １２・・・絶縁領域 １３・・・核形成層 ２０・・・有機層 ２１・・・開口（接点孔） ３０・・・マスク層 ４０・・・導電ピラー ５０・・・絶縁材料 ５１・・・酸化シリコン層 ５２・・・フォトレジスト層 ６０・・・導電材料層 特 許 出 願 人 工ヌ　ベー　フィリップス フルーイランペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 １、絶縁領域で限界されたデバイス領域を一主表面に隣
    接して有する半導体本体を準備し、その一主表面上に流
    動性有機材料を被着して有機層を形成し、該有機層上に
    マスク層を形成し、該マスク層の窓を通して前記有機層
    をその下側のデバイス領域及び絶縁領域に対し選択的に
    エッチングしてデバイス領域の接点領域を露出する開口
    を形成し、導電材料を堆積して前記開口内に前記接点領
    域と接触する導電ピラーを形成することにより前記デバ
    イス領域への電気接続を形成するようにした半導体装置
    の製造方法において、更に前記有機層を除去して前記導
    電ピラーを露出させ、絶縁材料の層を設けて前記導電ピ
    ラーを覆い、この絶縁層を前記導電ピラーの上表面が露
    出するまでエッチングし、導電材料を堆積して導電ピラ
    ーに接触させることを特徴とする半導体装置の製造方法
    。 ２、前記流動性有機材料としてポリイミドを用いること
    を特徴とする特許請求の範囲１記載の方法。 ３、前記マスク層を酸化シリコン、窒化シリコン、ホウ
    素リンケイ酸ガラス及びスピン・オン・ガラスから成る
    群から選ばれた１つの材料の層として形成し、前記有機
    層をこのマスク層を通して反応性イオンエッチング法に
    よりエッチングすることを特徴とする特許請求の範囲２
    記載の方法。 ４、タングステンを選択的に堆積して前記導電ピラーを
    形成することを特徴とする特許請求の範囲１〜３の何れ
    かに記載の方法。 ５、タングステンを前記有機層上に堆積し、次いでこの
    タングステン層を前記有機層が露出するまでエッチング
    して前記開口内に導電ピラーを残存させることによって
    前記導電ピラーを形成することを特徴とする特許請求の
    範囲１〜３の何れかに記載の方法。 ６、前記流動性有機材料を被着する前に前記一主表面上
    に核形成層を設け、前記有機層の除去後に前記核形成層
    の露出部分を除去することを特徴とする特許請求の範囲
    ４又は５記載の方法。 ７、前記絶縁層は、酸化シリコンの層を堆積し、この酸
    化シリコン層上にレジスト層を平坦な表面になるまで被
    着し、次いでこれら酸化シリコン層及びレジスト層を同
    一の速度でエッチングして導電ピラーの上表面が露出す
    るときほぼ平坦な表面の酸化シリコンが残存するように
    して設けることを特徴とする特許請求の範囲１〜６の何
    れかに記載の方法。
JP2164338A 1989-06-26 1990-06-25 半導体装置の製造方法 Expired - Lifetime JP2776960B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8914626.0 1989-06-26
GB8914626A GB2233494A (en) 1989-06-26 1989-06-26 Providing an electrode on a semiconductor device

Publications (2)

Publication Number Publication Date
JPH0334539A true JPH0334539A (ja) 1991-02-14
JP2776960B2 JP2776960B2 (ja) 1998-07-16

Family

ID=10659066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2164338A Expired - Lifetime JP2776960B2 (ja) 1989-06-26 1990-06-25 半導体装置の製造方法

Country Status (5)

Country Link
EP (1) EP0405660B1 (ja)
JP (1) JP2776960B2 (ja)
KR (1) KR0157980B1 (ja)
DE (1) DE69018884T2 (ja)
GB (1) GB2233494A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295876A (ja) * 1992-09-17 1994-10-21 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007819B1 (en) * 1993-10-21 1997-05-17 Hyundai Electronics Ind Contact forming method of semiconductor device
KR0137978B1 (ko) * 1994-10-12 1998-06-15 김주용 반도체 소자 제조방법
EP0708481A3 (en) * 1994-10-20 1997-04-02 Hughes Aircraft Co Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes
FR2771854B1 (fr) * 1997-11-28 2001-06-15 Sgs Thomson Microelectronics Procede de realisation d'interconnexions metalliques dans des circuits integres
DE10021865C2 (de) * 2000-05-05 2002-08-01 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und elektronisches Bauteil mit einer Teststruktur auf einem Halbleiterchip sowie Verfahren zu deren Herstellung
DE102006030267B4 (de) 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
JP2010522060A (ja) 2007-03-23 2010-07-01 アレジアンス、コーポレイション 交換可能な収集および他の機能を有する流体収集および廃棄システムならびに関連する方法
US9889239B2 (en) 2007-03-23 2018-02-13 Allegiance Corporation Fluid collection and disposal system and related methods
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476076A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Manufacture for semiconductor device
JPS61107727A (ja) * 1984-10-29 1986-05-26 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 半導体装置に金属コンタクト・スタツドを形成する方法
EP0195977A2 (en) * 1985-03-15 1986-10-01 Hewlett-Packard Company Metal interconnection system with a planar surface
JPS63275114A (ja) * 1987-04-30 1988-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン 基板上に低応力耐火金属層を形成する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
EP0257948A3 (en) * 1986-08-25 1988-09-28 AT&T Corp. Conductive via plug for cmos devices
ATE98814T1 (de) * 1986-09-30 1994-01-15 Philips Nv Verfahren zur herstellung einer planarleiterbahn durch isotropes abscheiden von leitendem werkstoff.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476076A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Manufacture for semiconductor device
JPS61107727A (ja) * 1984-10-29 1986-05-26 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 半導体装置に金属コンタクト・スタツドを形成する方法
EP0195977A2 (en) * 1985-03-15 1986-10-01 Hewlett-Packard Company Metal interconnection system with a planar surface
JPS63275114A (ja) * 1987-04-30 1988-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン 基板上に低応力耐火金属層を形成する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295876A (ja) * 1992-09-17 1994-10-21 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69018884D1 (de) 1995-06-01
DE69018884T2 (de) 1995-12-07
EP0405660B1 (en) 1995-04-26
KR910001947A (ko) 1991-01-31
EP0405660A3 (en) 1992-01-02
JP2776960B2 (ja) 1998-07-16
GB8914626D0 (en) 1989-08-16
KR0157980B1 (ko) 1999-02-01
GB2233494A (en) 1991-01-09
EP0405660A2 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
KR100376388B1 (ko) 박막트랜지스터및그형성방법
US5063169A (en) Selectively plating conductive pillars in manufacturing a semiconductor device
JPH0645329A (ja) 高集積半導体装置およびその製造方法
US5358902A (en) Method of producing conductive pillars in semiconductor device
JPH04233230A (ja) 半導体基板上の隔置されたシリコン領域の相互接続方法
JPH0334539A (ja) 半導体装置の製造方法
JPH09260487A (ja) 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子
JPH0677428A (ja) 半導体記憶装置及びその製造方法
US5750438A (en) Method for fabricating a local interconnection structure
JPH09205180A (ja) キャパシタを有する集積回路の製造方法
JPH0415619B2 (ja)
JPS5923475B2 (ja) 半導体装置用電極の形成方法
KR100273314B1 (ko) 반도체 장치 제조방법
JPH09246400A (ja) 半導体装置の製法
JP2516429B2 (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH0682758B2 (ja) 半導体集積回路の形成方法
JP3350156B2 (ja) 半導体装置の製造方法
JP2822795B2 (ja) 半導体装置の製造方法
JPH0258225A (ja) 半導体装置及びその製造方法
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
KR0140806B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20030000662A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH1187493A (ja) 半導体装置の製造方法
JPH0834309B2 (ja) Ｍｏｓ型半導体装置の製造方法