JPH0334708B2 - - Google Patents
Info
- Publication number
- JPH0334708B2 JPH0334708B2 JP16144083A JP16144083A JPH0334708B2 JP H0334708 B2 JPH0334708 B2 JP H0334708B2 JP 16144083 A JP16144083 A JP 16144083A JP 16144083 A JP16144083 A JP 16144083A JP H0334708 B2 JPH0334708 B2 JP H0334708B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- test data
- address
- data string
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 76
- 238000010998 test method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
- H04B17/401—Monitoring; Testing of relay systems with selective localization
- H04B17/406—Monitoring; Testing of relay systems with selective localization using coded addresses
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】
本発明は、多段中継伝送における自動試験方式
に関し、各中継装置に割りふつたアドレスによ
り、障害中継区間を判定する自動試験方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic test method in multi-stage relay transmission, and more particularly, to an automatic test method for determining a faulty relay section using addresses assigned to each relay device.
従来、多段中継伝送における試験の方式とし
て、各中継装置に固有のアドレスを割りふり、試
験器からの試験設定フラグとアドレスにより該当
する中継装置で折返し、障害中継区間の判定試験
を実行していた。 Conventionally, the testing method for multi-stage relay transmission was to assign a unique address to each relay device, and then loop back at the corresponding relay device based on the test setting flag and address from the tester, and perform a test to determine the faulty relay section. .
したがつて障害中継区間を判定する為には、ｎ
段中継の場合、試験器から最大ｎ回のアドレスを
かえて、試験を実行する必要があるという欠点が
あつた。 Therefore, in order to determine the failure relay section, n
In the case of stage relay, there is a drawback that it is necessary to change the address from the tester up to n times to execute the test.
本発明の目的は、この様な欠点を解決し、試験
器から１回の試験の実行で、障害区間の判定を可
能ならしめる自動試験の方法を提供することにあ
る。 SUMMARY OF THE INVENTION An object of the present invention is to provide an automatic test method that solves these drawbacks and makes it possible to determine a fault section by executing a test once from a tester.
本発明の自動試験方式は、試験データ列とし
て、試験の設定・解除情報をその内容とする試験
フラグ、および中継装置のアドレスを内容とする
アドレス部、および試験データ部より成るデータ
列、ならびに中継装置の回路として、試験の設
定・解除情報である試験フラグを検出する回路、
および試験器側からの試験データ部と次段の中継
装置側から折返つてきたデータ列とを比較する回
路、およびエラーを検出した場合に、データ列を
選択しアドレス部をつけかえる回路で構成され
る。 The automatic test method of the present invention includes a data string consisting of a test flag whose content is test setting/cancellation information, an address part whose content is the address of a relay device, and a test data part, as a test data string, and a relay device. As a device circuit, a circuit that detects a test flag, which is test setting/cancellation information,
It consists of a circuit that compares the test data section from the tester side with the data string returned from the next-stage relay device side, and a circuit that selects the data string and replaces the address section when an error is detected. Ru.
次に本発明の実施例について図面を参照して説
明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第１図に多段中継の構成例の一例として、３段
中継の場合の構成例を、第２図に中継装置の本発
明に係る部分の一実施例を、第３図に本発明に係
る試験データ列tdの一実施例を示す。 FIG. 1 shows an example of the configuration of a three-stage relay as an example of a multi-stage relay configuration, FIG. 2 shows an example of a portion of a relay device according to the present invention, and FIG. 3 shows a test according to the present invention. An example of a data string td is shown.
まず第３図に於て、試験データ列tdの１１は、
試験の設定情報あるいは解除情報をその内容とす
る試験フラグ、１２は中継装置のアドレスをその
内容とするアドレス部、１３は試験データ部であ
る。 First, in Figure 3, 11 of the test data string td is
A test flag whose content is test setting information or cancellation information, 12 an address part whose content is the address of the relay device, and 13 a test data part.
つぎに第１図に於て、１は試験器で、第３図に
示す試験データ列tdの発生及び監視の機能を有す
る。２〜４は中継装置で、それぞれアドレスを割
りふられているものとする。５は終端装置で、試
験データ列tdの試験の設定情報の試験フラグ１１
を検出した場合に折返し状態となり、解除情報の
試験フラグ１１を検出した場合に折返し状態を解
除する。 Next, in FIG. 1, 1 is a tester, which has the function of generating and monitoring the test data string td shown in FIG. It is assumed that 2 to 4 are relay devices, each of which is assigned an address. 5 is a terminal device, and test flag 11 of the test setting information of the test data string td
is detected, the loopback state is entered, and the loopback state is canceled when the test flag 11 of the release information is detected.
第２図の中継装置の一部において、（IN1およ
びOUT2）は、それぞれ試験器１側の第１の入力
および第２の出力で、（IN2、OUT1）はそれぞ
れ終端装置５側の第２の入力および第１の出力で
ある。６は試験の設定情報あるいは解除情報の試
験フラグ１１を検出する検出回路、７は試験器１
側からの試験データ部１３と終端装置５側からの
試験データ部１３′を比較判定する比較回路、８
は第１の選択回路で、比較回路７で比較判定した
結果、正しい場合には、第２の入力（IN2）から
の試験データ列dtを選択し、誤りの場合には、第
１の入力（IN1）からの試験データ列tdを選択す
る。９はアドレスつけかえ回路で、比較回路７で
比較判定した結果、誤りの場合には、試験データ
列tdのアドレス部１２を当該中継装置に割りふら
れたアドレスにつけかえる。１０は第２の選択回
路で、試験状態ではアドレスつけかえ回路９から
の試験データ列td′，dtを選択し、解除状態では、
第２の入力（IN2）からの試験データ列dtを選択
する。 In the part of the relay device shown in Fig. 2, (IN1 and OUT2) are the first input and second output on the tester 1 side, respectively, and (IN2, OUT1) are the second inputs on the terminal device 5 side, respectively. an input and a first output. 6 is a detection circuit that detects the test flag 11 of test setting information or cancellation information; 7 is a tester 1;
a comparison circuit for comparing and determining the test data section 13 from the terminal device 5 side and the test data section 13' from the terminal device 5 side;
is the first selection circuit, which selects the test data string dt from the second input (IN2) if the result of the comparison judgment by the comparator circuit 7 is correct; if it is incorrect, selects the test data string dt from the first input (IN2). Select test data string td from IN1). Reference numeral 9 denotes an address replacement circuit, which replaces the address section 12 of the test data string td with the address assigned to the relay device in question if the result of comparison and judgment in the comparison circuit 7 is an error. 10 is a second selection circuit, which selects the test data strings td' and dt from the address switching circuit 9 in the test state, and in the release state,
Select the test data string dt from the second input (IN2).
次にこの実施例の動作について説明する。ま
ず、第１図に示す試験器１から中継装置２への線
路L1に障害がある場合には、この障害で中継装
置２〜４および終端装置５は、試験状態とはなら
ず、試験器１では出力の試験データ列tdと入力の
試験データ列dtの相違を検出する。また、中継装
置２から試験器１への線路L′1に障害がある場合
にも、試験器１では出力の試験データ列tdと、中
継装置２〜４を介し終端装置５で折返される入力
の試験データ列dtとの相違を検出する。 Next, the operation of this embodiment will be explained. First, if there is a fault in the line L1 from the tester 1 to the relay device 2 shown in FIG. In step 1, a difference between the output test data string td and the input test data string dt is detected. In addition, even if there is a fault in the line L' 1 from the relay device 2 to the tester 1, the tester 1 outputs the test data string td and the input that is returned to the terminal device 5 via the relay devices 2 to 4. and the test data string dt.
次に第１図に示す中継装置２からの中継装置３
への線路L2に障害がある場合には、中継装置２
は、第２図に示す検出回路６で試験データ列tdの
試験フラグ１１の試験設定情報を検出して、試験
状態に設定されるが、上記の障害で中継装置３，
４および終端装置５は試験状態とはならず、中継
装置２では比較回路７で誤りを検出し、選択回路
８で第１の入力（IN1）からの試験データ列tdを
選択し、かつアドレスつけかえ回路９で試験デー
タ列tdのアドレス部１２を中継装置２に割りふら
れたアドレスにつけかえ、選択回路１０で、この
試験データ列td′を選択する。この結果、試験器
１では、入力の試験データ列td′のアドレス部１
２に中継装置２で割りふられたアドレスを検出す
る。 Next, the relay device 3 from the relay device 2 shown in FIG.
If there is a fault on the line L 2 to the relay device 2
The detection circuit 6 shown in FIG. 2 detects the test setting information of the test flag 11 of the test data string td and is set to the test state, but due to the above failure, the relay device 3,
4 and the terminal device 5 are not in the test state, and in the relay device 2, the comparison circuit 7 detects an error, the selection circuit 8 selects the test data string td from the first input (IN1), and replaces the address. The circuit 9 replaces the address part 12 of the test data string td with the address assigned to the relay device 2, and the selection circuit 10 selects this test data string td'. As a result, in the tester 1, the address part 1 of the input test data string td'
2, the address assigned by relay device 2 is detected.
また、中継装置３から中継装置２への線路L′2
に障害がある場合には、中継装置２〜４および終
端装置５は試験状態となるが、中継装置２は比較
回路７で誤りを検出し、上記と同様に中継装置２
に割りふられたアドレスを、アドレス部１２につ
けかえられた試験データ列td′を第２の出力
（OUT2）に出力し、試験器１では入力の試験デ
ータ列td′のアドレス部１２に中継装置２で割り
ふられたアドレスを検出する。 In addition, the line L′ 2 from the relay device 3 to the relay device 2
If there is a fault in the relay device 2 to 4 and the terminal device 5 are in the test state, but the relay device 2 detects an error in the comparison circuit 7 and the relay device 2
The test data string td', which has been replaced with the address assigned to the address field 12, is outputted to the second output (OUT2), and the tester 1 outputs the address field 12 of the input test data string td' to the relay device. Detect the address divided by 2.
同様にして第１図に示す中継装置３と中継装置
４の中継区間L3に障害がある場合には、中継装
置３に割りふられたアドレスを、中継装置４と終
端装置５の中継区間L4に障害がある場合には、
中継装置４に割りふられたアドレスを、試験器１
ではその入力の試験データ列td′のアドレス部１
２に検出する。 Similarly, if there is a failure in the relay section L3 between the relay device 3 and the relay device 4 shown in FIG. If there is a problem with 4 ,
The address assigned to relay device 4 is transferred to tester 1.
Then address part 1 of the input test data string td'
Detected in 2.
以上述べた様に本発明は、試験器から１回の試
験の実行で、試験データ列のアドレス部の情報に
より、障害区間の判定を行なえるという効果があ
る。 As described above, the present invention has the advantage that a fault section can be determined based on the information in the address part of the test data string by executing the test once from the tester.
第１図は３段中継の場合の構成例、第２図は中
継装置の本発明に係る部分の一実施例のブロツク
回路図、第３図は本発明の一実施例の試験データ
列である。
１：試験器、２〜４：中継装置、５：終端装
置、６：検出回路、７：比較回路、８，１０：選
択回路、９：アドレスつけかえ回路、td：試験デ
ータ列、dt：折返された試験データ列、１１：試
験フラグ、１２：アドレス部、１３：試験データ
部。
Fig. 1 is a configuration example of a three-stage relay, Fig. 2 is a block circuit diagram of an embodiment of a portion of a repeating device according to the present invention, and Fig. 3 is a test data string of an embodiment of the present invention. . 1: Tester, 2 to 4: Relay device, 5: Termination device, 6: Detection circuit, 7: Comparison circuit, 8, 10: Selection circuit, 9: Address change circuit, td: Test data string, dt: Fold back 11: test flag, 12: address field, 13: test data field.
Claims (1)
中継伝送システムの自動試験方式において、 前記中継装置の試験の設定情報または解除情報
を含む試験フラグと前記中継装置のアドレスを表
わすアドレス部と試験データ部から構成される試
験データ列を用い、 前記多段中継伝送システムの一端に前記試験デ
ータ列の発生及び監視の機能を有する試験器を接
続し他端に前記試験データ列中の試験の設定情報
の試験フラグを検出した場合に折り返し状態とな
り、前記解除情報の試験フラグを検出した場合に
折り返し状態を解除する終端装置を接続し、 前記中継装置に、前記試験フラグを検出する検
出回路と、前記試験器側からの試験データ部と前
記終端装置側からの試験データ部とを比較し誤り
の有無を判定する比較回路と、この比較回路での
判定結果が正しい場合には前記終端装置側から入
力した試験データ列を選択し、前記判定結果が誤
りの場合には前記試験器側から入力した試験デー
タ列を選択する第１の選択回路と、前記判定結果
が誤りの場合には前記第１の選択回路の出力の試
験データ列中のアドレス部を当該中継装置に割り
当てられたアドレスに変更するアドレス変更回路
と、前記検出回路で試験の設定情報を検出した
後、前記解除情報を検出するまでの間は前記アド
レス変更回路の出力を選択し、それ以外のときは
前記終端装置側からの入力を選択する第２の選択
回路とを有し、 試験実行時に前記中継装置で前記試験器側から
入力した試験データ部と前記終端装置側から入力
した試験データ部とを比較し、この比較で誤りの
無い場合には前記終端装置側から入力した試験デ
ータ列を前記試験側に出力し、誤りを検出した場
合には前記試験器側から入力した試験データ列を
前記試験器側に折り返すとともに、あらかじめ当
該中継装置に割りふられたアドレスをこの試験デ
ータ列のアドレス部に挿入するようにしたことを
特徴とする多段中継伝送システムの自動試験方
式。[Scope of Claims] 1. An automatic test method for a multi-stage relay transmission system formed by connecting a plurality of relay devices in series, comprising: a test flag containing test setting information or cancellation information of the relay device and an address of the relay device; A test data string consisting of an address field and a test data field representing Connecting a terminal device that enters a loopback state when a test flag of setting information of the test inside is detected and cancels the loopback state when a test flag of the release information is detected, and detects the test flag to the relay device. a detection circuit that compares the test data section from the tester side and the test data section from the terminal device side to determine the presence or absence of an error; a first selection circuit that selects a test data string input from the terminal device side, and selects a test data string input from the tester side if the judgment result is incorrect; includes an address changing circuit that changes the address part in the test data string output from the first selection circuit to an address assigned to the relay device; and after detecting the test setting information with the detection circuit, a second selection circuit that selects the output of the address change circuit until information is detected, and selects the input from the terminal device side at other times; The test data section input from the tester side and the test data section input from the terminal device side are compared, and if there is no error in this comparison, the test data string input from the terminal device side is transferred to the test side. If an error is detected, the test data string input from the tester side is returned to the tester side, and the address assigned in advance to the relay device is inserted into the address section of this test data string. An automatic test method for a multi-stage relay transmission system, which is characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161440A JPS6053350A (en) | 1983-09-02 | 1983-09-02 | Automatic test system of multi-stage relay transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161440A JPS6053350A (en) | 1983-09-02 | 1983-09-02 | Automatic test system of multi-stage relay transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6053350A JPS6053350A (en) | 1985-03-27 |
| JPH0334708B2 true JPH0334708B2 (en) | 1991-05-23 |
Family
ID=15735151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161440A Granted JPS6053350A (en) | 1983-09-02 | 1983-09-02 | Automatic test system of multi-stage relay transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053350A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04349728A (en) * | 1991-05-28 | 1992-12-04 | Nec Corp | Loopback test system |
| JP2616390B2 (en) * | 1993-06-30 | 1997-06-04 | 日本電気株式会社 | Electronic device monitoring method |
-
1983
- 1983-09-02 JP JP58161440A patent/JPS6053350A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6053350A (en) | 1985-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016996Y2 (en) | Address selection device for input/output interface device | |
| JP3263671B2 (en) | Error detection device | |
| JPS5812426A (en) | Testing device for analog-to-digital converter | |
| JPS6053350A (en) | Automatic test system of multi-stage relay transmission system | |
| JPH0258452A (en) | Loop back test system | |
| JPS6051136B2 (en) | Data error detection method | |
| JPH08153013A (en) | Error detection circuit | |
| JPS5821837A (en) | Integrated circuit | |
| JPH0552912A (en) | Integrated circuit | |
| JPH01128635A (en) | Testing system | |
| JPH1051873A (en) | Digital cross connect device | |
| JPS5816487B2 (en) | Multiple selection detection device in computer system | |
| JPH02244339A (en) | Fault analyzing circuit | |
| JPH05300117A (en) | Frame conversion error detecting circuit | |
| JPS62128636A (en) | Detecting system for frame fault | |
| JPH01277951A (en) | Data transfer equipment | |
| JPS63136141A (en) | Fault processing system | |
| JPH0568043A (en) | Check device for series controller | |
| JPH01187475A (en) | Test device for semiconductor integrated circuit | |
| JPS6161427B2 (en) | ||
| JPH05231977A (en) | Diagnostic system for pressure detector failure | |
| JPH07107055A (en) | Fault detection circuit | |
| JPH01114226A (en) | Line test equipment | |
| JPH02149154A (en) | Automatic test system for transmission quality | |
| JPH06289105A (en) | Semiconductor integrated circuit |