JPH0334708B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、多段中継伝送における自動試験方式
に関し、各中継装置に割りふつたアドレスによ
り、障害中継区間を判定する自動試験方式に関す
る。

従来、多段中継伝送における試験の方式とし
て、各中継装置に固有のアドレスを割りふり、試
験器からの試験設定フラグとアドレスにより該当
する中継装置で折返し、障害中継区間の判定試験
を実行していた。

したがつて障害中継区間を判定する為には、ｎ
段中継の場合、試験器から最大ｎ回のアドレスを
かえて、試験を実行する必要があるという欠点が
あつた。

本発明の目的は、この様な欠点を解決し、試験
器から１回の試験の実行で、障害区間の判定を可
能ならしめる自動試験の方法を提供することにあ
る。

本発明の自動試験方式は、試験データ列とし
て、試験の設定・解除情報をその内容とする試験
フラグ、および中継装置のアドレスを内容とする
アドレス部、および試験データ部より成るデータ
列、ならびに中継装置の回路として、試験の設
定・解除情報である試験フラグを検出する回路、
および試験器側からの試験データ部と次段の中継
装置側から折返つてきたデータ列とを比較する回
路、およびエラーを検出した場合に、データ列を
選択しアドレス部をつけかえる回路で構成され
る。

次に本発明の実施例について図面を参照して説
明する。

第１図に多段中継の構成例の一例として、３段
中継の場合の構成例を、第２図に中継装置の本発
明に係る部分の一実施例を、第３図に本発明に係
る試験データ列tdの一実施例を示す。

まず第３図に於て、試験データ列tdの１１は、
試験の設定情報あるいは解除情報をその内容とす
る試験フラグ、１２は中継装置のアドレスをその
内容とするアドレス部、１３は試験データ部であ
る。

つぎに第１図に於て、１は試験器で、第３図に
示す試験データ列tdの発生及び監視の機能を有す
る。２〜４は中継装置で、それぞれアドレスを割
りふられているものとする。５は終端装置で、試
験データ列tdの試験の設定情報の試験フラグ１１
を検出した場合に折返し状態となり、解除情報の
試験フラグ１１を検出した場合に折返し状態を解
除する。

第２図の中継装置の一部において、（IN1およ
びOUT2）は、それぞれ試験器１側の第１の入力
および第２の出力で、（IN2、OUT1）はそれぞ
れ終端装置５側の第２の入力および第１の出力で
ある。６は試験の設定情報あるいは解除情報の試
験フラグ１１を検出する検出回路、７は試験器１
側からの試験データ部１３と終端装置５側からの
試験データ部１３′を比較判定する比較回路、８
は第１の選択回路で、比較回路７で比較判定した
結果、正しい場合には、第２の入力（IN2）から
の試験データ列dtを選択し、誤りの場合には、第
１の入力（IN1）からの試験データ列tdを選択す
る。９はアドレスつけかえ回路で、比較回路７で
比較判定した結果、誤りの場合には、試験データ
列tdのアドレス部１２を当該中継装置に割りふら
れたアドレスにつけかえる。１０は第２の選択回
路で、試験状態ではアドレスつけかえ回路９から
の試験データ列td′，dtを選択し、解除状態では、
第２の入力（IN2）からの試験データ列dtを選択
する。

次にこの実施例の動作について説明する。ま
ず、第１図に示す試験器１から中継装置２への線
路L₁に障害がある場合には、この障害で中継装
置２〜４および終端装置５は、試験状態とはなら
ず、試験器１では出力の試験データ列tdと入力の
試験データ列dtの相違を検出する。また、中継装
置２から試験器１への線路L′₁に障害がある場合
にも、試験器１では出力の試験データ列tdと、中
継装置２〜４を介し終端装置５で折返される入力
の試験データ列dtとの相違を検出する。

次に第１図に示す中継装置２からの中継装置３
への線路L₂に障害がある場合には、中継装置２
は、第２図に示す検出回路６で試験データ列tdの
試験フラグ１１の試験設定情報を検出して、試験
状態に設定されるが、上記の障害で中継装置３，
４および終端装置５は試験状態とはならず、中継
装置２では比較回路７で誤りを検出し、選択回路
８で第１の入力（IN1）からの試験データ列tdを
選択し、かつアドレスつけかえ回路９で試験デー
タ列tdのアドレス部１２を中継装置２に割りふら
れたアドレスにつけかえ、選択回路１０で、この
試験データ列td′を選択する。この結果、試験器
１では、入力の試験データ列td′のアドレス部１
２に中継装置２で割りふられたアドレスを検出す
る。

また、中継装置３から中継装置２への線路L′₂
に障害がある場合には、中継装置２〜４および終
端装置５は試験状態となるが、中継装置２は比較
回路７で誤りを検出し、上記と同様に中継装置２
に割りふられたアドレスを、アドレス部１２につ
けかえられた試験データ列td′を第２の出力
（OUT2）に出力し、試験器１では入力の試験デ
ータ列td′のアドレス部１２に中継装置２で割り
ふられたアドレスを検出する。

同様にして第１図に示す中継装置３と中継装置
４の中継区間L₃に障害がある場合には、中継装
置３に割りふられたアドレスを、中継装置４と終
端装置５の中継区間L₄に障害がある場合には、
中継装置４に割りふられたアドレスを、試験器１
ではその入力の試験データ列td′のアドレス部１
２に検出する。

以上述べた様に本発明は、試験器から１回の試
験の実行で、試験データ列のアドレス部の情報に
より、障害区間の判定を行なえるという効果があ
る。

【図面の簡単な説明】

第１図は３段中継の場合の構成例、第２図は中
継装置の本発明に係る部分の一実施例のブロツク
回路図、第３図は本発明の一実施例の試験データ
列である。 １：試験器、２〜４：中継装置、５：終端装
置、６：検出回路、７：比較回路、８，１０：選
択回路、９：アドレスつけかえ回路、td：試験デ
ータ列、dt：折返された試験データ列、１１：試
験フラグ、１２：アドレス部、１３：試験データ
部。

Claims (1)

1. 【特許請求の範囲】 １ 複数の中継装置を直列的に結合してなる多段
   中継伝送システムの自動試験方式において、 前記中継装置の試験の設定情報または解除情報
   を含む試験フラグと前記中継装置のアドレスを表
   わすアドレス部と試験データ部から構成される試
   験データ列を用い、 前記多段中継伝送システムの一端に前記試験デ
   ータ列の発生及び監視の機能を有する試験器を接
   続し他端に前記試験データ列中の試験の設定情報
   の試験フラグを検出した場合に折り返し状態とな
   り、前記解除情報の試験フラグを検出した場合に
   折り返し状態を解除する終端装置を接続し、 前記中継装置に、前記試験フラグを検出する検
   出回路と、前記試験器側からの試験データ部と前
   記終端装置側からの試験データ部とを比較し誤り
   の有無を判定する比較回路と、この比較回路での
   判定結果が正しい場合には前記終端装置側から入
   力した試験データ列を選択し、前記判定結果が誤
   りの場合には前記試験器側から入力した試験デー
   タ列を選択する第１の選択回路と、前記判定結果
   が誤りの場合には前記第１の選択回路の出力の試
   験データ列中のアドレス部を当該中継装置に割り
   当てられたアドレスに変更するアドレス変更回路
   と、前記検出回路で試験の設定情報を検出した
   後、前記解除情報を検出するまでの間は前記アド
   レス変更回路の出力を選択し、それ以外のときは
   前記終端装置側からの入力を選択する第２の選択
   回路とを有し、 試験実行時に前記中継装置で前記試験器側から
   入力した試験データ部と前記終端装置側から入力
   した試験データ部とを比較し、この比較で誤りの
   無い場合には前記終端装置側から入力した試験デ
   ータ列を前記試験側に出力し、誤りを検出した場
   合には前記試験器側から入力した試験データ列を
   前記試験器側に折り返すとともに、あらかじめ当
   該中継装置に割りふられたアドレスをこの試験デ
   ータ列のアドレス部に挿入するようにしたことを
   特徴とする多段中継伝送システムの自動試験方
   式。