JPH0334796Y2 - - Google Patents
Info
- Publication number
- JPH0334796Y2 JPH0334796Y2 JP7162386U JP7162386U JPH0334796Y2 JP H0334796 Y2 JPH0334796 Y2 JP H0334796Y2 JP 7162386 U JP7162386 U JP 7162386U JP 7162386 U JP7162386 U JP 7162386U JP H0334796 Y2 JPH0334796 Y2 JP H0334796Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization signal
- signal
- vertical synchronization
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は垂直同期信号分離回路に係わり、複合
同期信号から通常の規格以外のパルス幅を持つ垂
直同期信号を分離する回路に関する。
同期信号から通常の規格以外のパルス幅を持つ垂
直同期信号を分離する回路に関する。
従来の技術
第３図は従来回路の一例の回路図を示す。同図
において、端子１に入来した通常規格の複合同期
信号ａ（第４図Ａ）は微分回路２にて微分され水
平同期信号とされて端子３より取り出される。
において、端子１に入来した通常規格の複合同期
信号ａ（第４図Ａ）は微分回路２にて微分され水
平同期信号とされて端子３より取り出される。
一方、複合同期信号ａは積分回路４の第１積分
部R1，C1にて積分されて信号b1（同図Ｂ）とされ
た後第２積分部R2，C2にて更に積分されて信号
b2（同図Ｂ）とされ、波形成形回路５にて閾値Er
と比較されて波形成形され、垂直同期信号ｃ（同
図Ｃ）とされて端子６より取り出される。なお、
波形成形回路５を用いず、積分回路４の出力信号
b2をそのまま垂直同期信号として取り出すことも
ある。
部R1，C1にて積分されて信号b1（同図Ｂ）とされ
た後第２積分部R2，C2にて更に積分されて信号
b2（同図Ｂ）とされ、波形成形回路５にて閾値Er
と比較されて波形成形され、垂直同期信号ｃ（同
図Ｃ）とされて端子６より取り出される。なお、
波形成形回路５を用いず、積分回路４の出力信号
b2をそのまま垂直同期信号として取り出すことも
ある。
このように、通常規格の複合同期信号であれ
ば、水平同期信号及び垂直同期信号を何ら支障な
く分離取り出し得る。
ば、水平同期信号及び垂直同期信号を何ら支障な
く分離取り出し得る。
考案が解決しようとする問題点
然るに、近年、パーソナルコンピユータ或いは
放送規格から外れた上記通常規格でない複合同期
信号を扱うことが多く、上記従来回路ではこのよ
うな通常規格外の複合同期信号から垂直同期信号
を分離し得ない。
放送規格から外れた上記通常規格でない複合同期
信号を扱うことが多く、上記従来回路ではこのよ
うな通常規格外の複合同期信号から垂直同期信号
を分離し得ない。
第４図Ｄに示す信号は上記通常規格外の複合同
期信号ｄを示す。このものは、特に、垂直同期信
号のパルス幅が第４図Ａに示す通常規格の垂直同
期信号のパルス幅に比して狭い。
期信号ｄを示す。このものは、特に、垂直同期信
号のパルス幅が第４図Ａに示す通常規格の垂直同
期信号のパルス幅に比して狭い。
このような通常規格外の複合同期信号ｄが入来
すると、積分回路４の第１積分部及び第２積分部
における放電時間が長くなり、夫々信号e1，e2
（同図Ｅ）となる。このように、従来回路では、
通常規格外の垂直同期信号が入来した場合、信号
e2のレベルが低くなり、垂直同期信号を分離取り
出し得ない問題点があつた。
すると、積分回路４の第１積分部及び第２積分部
における放電時間が長くなり、夫々信号e1，e2
（同図Ｅ）となる。このように、従来回路では、
通常規格外の垂直同期信号が入来した場合、信号
e2のレベルが低くなり、垂直同期信号を分離取り
出し得ない問題点があつた。
本考案は、通常規格外の垂直同期信号をも確実
に分離取出し得る垂直同期信号分離回路を提供す
ることを目的とする。
に分離取出し得る垂直同期信号分離回路を提供す
ることを目的とする。
問題点を解決するための手段
第１図中、第１積分回路７は入力複合同期信号
ａ，ｄを積分して取り出す手段、ピークホールド
回路８は第１積分回路７の出力信号のピーク値を
検波してこれをホールドして取り出す手段の各一
実施例である。
ａ，ｄを積分して取り出す手段、ピークホールド
回路８は第１積分回路７の出力信号のピーク値を
検波してこれをホールドして取り出す手段の各一
実施例である。
作用
第１積分回路７の出力信号ｆをピークホールド
回路８でピークホールドして信号g1を得るように
してにるので、パルス幅の狭い垂直同期信号でも
レベルの十分高い電圧値を得ることができ、垂直
同期信号を確実に取り出し得る。
回路８でピークホールドして信号g1を得るように
してにるので、パルス幅の狭い垂直同期信号でも
レベルの十分高い電圧値を得ることができ、垂直
同期信号を確実に取り出し得る。
実施例
第１図は本考案回路の一実施例の回路図を示
し、同図中、第３図と同一構成部分には同一番号
を付してその説明を省略する。同図中、７は第１
積分回路で抵抗R1，コンデンサC1′よりなる。８
はピークホールド回路で、ツエナータイオード
Dz及びダイオードＤからなるピーク値検波素子，
コンデンサC1″よりなる。９は第２積分回路で、
抵抗R2′，コンデンサC2′よりなる。
し、同図中、第３図と同一構成部分には同一番号
を付してその説明を省略する。同図中、７は第１
積分回路で抵抗R1，コンデンサC1′よりなる。８
はピークホールド回路で、ツエナータイオード
Dz及びダイオードＤからなるピーク値検波素子，
コンデンサC1″よりなる。９は第２積分回路で、
抵抗R2′，コンデンサC2′よりなる。
いま、パルス波高値E1の通常規格外の複合同
期信号ｄ（第２図Ａ）が入来すると、第１積分回
路７において充放電が繰り返され、信号ｆ（同図
Ｂ）が取り出される。信号ｆは第２積分回路８に
供給されてここでピークホールドされ、信号g1
（同図Ｃ）とされる。
期信号ｄ（第２図Ａ）が入来すると、第１積分回
路７において充放電が繰り返され、信号ｆ（同図
Ｂ）が取り出される。信号ｆは第２積分回路８に
供給されてここでピークホールドされ、信号g1
（同図Ｃ）とされる。
この場合、C1′＋C1″＝C1，C1′≒C1″とすると、
時刻t0〜t1では時定数R1C1′（時定数R1C1の１／
２）で零から電圧E2まで立ち上り、時刻t1〜t2で
は時定数R1（C1′C1″）（時定数R1C1に等しい）で
電圧E2から電圧E4まで立ち上り、時刻t2〜t3では
ピーク値検波素子で電圧E4がホールドされる。
このとき、コンデンサC1″の両端電圧は電圧（E4
−E2）である。又、E3＜E2であれば、水平同期
信号を除去し得る。
時刻t0〜t1では時定数R1C1′（時定数R1C1の１／
２）で零から電圧E2まで立ち上り、時刻t1〜t2で
は時定数R1（C1′C1″）（時定数R1C1に等しい）で
電圧E2から電圧E4まで立ち上り、時刻t2〜t3では
ピーク値検波素子で電圧E4がホールドされる。
このとき、コンデンサC1″の両端電圧は電圧（E4
−E2）である。又、E3＜E2であれば、水平同期
信号を除去し得る。
時刻t3以降は上記動作と同様の動作が行われ、垂
直同期信号のパルスが入来する毎に電圧が加算さ
れ、レベルの十分高い電圧を得ることができる。
直同期信号のパルスが入来する毎に電圧が加算さ
れ、レベルの十分高い電圧を得ることができる。
信号g1は第２積分回路９に供給され、ここで積
分されて信号g2（第２図Ｃ）とされ、更に、波形
成形回路５で閾値５と比較されて（垂直同期信号
ｈ同図Ｄ）とされる。
分されて信号g2（第２図Ｃ）とされ、更に、波形
成形回路５で閾値５と比較されて（垂直同期信号
ｈ同図Ｄ）とされる。
なお、通常規格の複合同期信号ａ（第４図Ａ）
が入来した場合、上記通常規格外の複合同期信号
ｄ（第２図Ａ）が入来した場合と略同様に、第１
積分回路７で複合出力を得た後ピークホールド回
路８で順次電圧値か加算される信号を取り出し、
垂直同期信号を得る。
が入来した場合、上記通常規格外の複合同期信号
ｄ（第２図Ａ）が入来した場合と略同様に、第１
積分回路７で複合出力を得た後ピークホールド回
路８で順次電圧値か加算される信号を取り出し、
垂直同期信号を得る。
又、第３図に示す従来回路と同様、波形成形回
路５を用いず、第２積分回路９の出力信号O2を
そのまま垂直同期信号として取り出してもよい。
路５を用いず、第２積分回路９の出力信号O2を
そのまま垂直同期信号として取り出してもよい。
又、第２積分回路９を用いず、ピークホールド回
路８にコンデンサC1″の放電抵抗R3を設け、出力
信号g1を波形成形回路５に供給するか、或いはそ
のまま取り出すようにしてもよい。
路８にコンデンサC1″の放電抵抗R3を設け、出力
信号g1を波形成形回路５に供給するか、或いはそ
のまま取り出すようにしてもよい。
更に、ピーク値検波素子として、ダイオードＤ
のみでもよい。
のみでもよい。
考案の効果
本考案回路によれば、積分回路の次段にピーク
ホールド回路を設けたため、通常規格外のパルス
幅の狭い垂直同期信号をもつ複合同期信号が入来
しても、パルスが入来する毎に電圧が加算されて
レベルの十分高い電圧を得るきとができ、垂直同
期信号を確実に分離取り出し得る等の特長を有す
る。
ホールド回路を設けたため、通常規格外のパルス
幅の狭い垂直同期信号をもつ複合同期信号が入来
しても、パルスが入来する毎に電圧が加算されて
レベルの十分高い電圧を得るきとができ、垂直同
期信号を確実に分離取り出し得る等の特長を有す
る。
第１図及び第２図は夫々本考案回路の一実施例
の回路図及び信号波形図、第３図及び第４図は
夫々従来回路の一例の回路図及び信号波形図であ
る。 １……複合同期信号入力端子、５……波形成形
回路、６……垂直同期信号出力端子、７……第１
積分回路、８……ピークホールド回路、９……第
２積分回路、R1，R2′……抵抗、C1′，C1″，C2′
……コンデンサ、Dz……ツエナーダイオード、
Ｄ……ダイオード。
の回路図及び信号波形図、第３図及び第４図は
夫々従来回路の一例の回路図及び信号波形図であ
る。 １……複合同期信号入力端子、５……波形成形
回路、６……垂直同期信号出力端子、７……第１
積分回路、８……ピークホールド回路、９……第
２積分回路、R1，R2′……抵抗、C1′，C1″，C2′
……コンデンサ、Dz……ツエナーダイオード、
Ｄ……ダイオード。
Claims (1)
- 複合同期信号から水平同期信号を除去するため
の積分回路を介して垂直同期信号を分離し取り出
す垂直同期信号分離回路において、該積分回路の
次段にピークホールド回路を設けてなる垂直同期
信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7162386U JPH0334796Y2 (ja) | 1986-05-13 | 1986-05-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7162386U JPH0334796Y2 (ja) | 1986-05-13 | 1986-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62184591U JPS62184591U (ja) | 1987-11-24 |
| JPH0334796Y2 true JPH0334796Y2 (ja) | 1991-07-23 |
Family
ID=30914341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7162386U Expired JPH0334796Y2 (ja) | 1986-05-13 | 1986-05-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334796Y2 (ja) |
-
1986
- 1986-05-13 JP JP7162386U patent/JPH0334796Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62184591U (ja) | 1987-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4170026A (en) | Circuitry for line recognition of a television signal | |
| JPS5748845A (en) | Data signal detecting circuit | |
| JPS6233447A (ja) | 交流信号入出力回路 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPS54100652A (en) | Sampler | |
| JPS6057745B2 (ja) | 二値化回路 | |
| ATE35886T1 (de) | Verfahren und schaltung zur farbsignalendemodulation in einem palfernsehsystem. | |
| KR900008962Y1 (ko) | 수직동기신호 검출회로 | |
| JPH0118626B2 (ja) | ||
| JPH03151769A (ja) | クランプパルス発生回路 | |
| JPH07193729A (ja) | ディスプレイ装置 | |
| JPH02228881A (ja) | 同期分離回路 | |
| JPS62231576A (ja) | 文字放送用ゲ−ト信号の検出回路 | |
| JPS61113365A (ja) | 垂直同期信号分離回路 | |
| JPS63163028U (ja) | ||
| JPH02166858A (ja) | 波形整形回路 | |
| JPS62245868A (ja) | 同期分離回路 | |
| JPS6321396B2 (ja) | ||
| JPS5579579A (en) | Television-signal detector | |
| JPS62200986A (ja) | 同期信号発生回路 | |
| JPH0310468A (ja) | ３値同期分離回路 | |
| JPS63187876A (ja) | 同期信号分離回路 | |
| JPS643392B2 (ja) | ||
| JPH04212569A (ja) | 水平同期信号分離回路 | |
| JPS5685980A (en) | Horizontal synchronizing signal separating circuit |