JPS6031327Y2 - フイ−ルド識別回路 - Google Patents
フイ−ルド識別回路Info
- Publication number
- JPS6031327Y2 JPS6031327Y2 JP6853980U JP6853980U JPS6031327Y2 JP S6031327 Y2 JPS6031327 Y2 JP S6031327Y2 JP 6853980 U JP6853980 U JP 6853980U JP 6853980 U JP6853980 U JP 6853980U JP S6031327 Y2 JPS6031327 Y2 JP S6031327Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- monostable multivibrator
- signal
- field
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
本考案はフィールド識別回路に係り、複合同期信号にノ
イズ成分があってもフリップフロップを誤動作させるこ
となく、フィールドを確実に識別し得る回路を提供する
ことを目的とする。
イズ成分があってもフリップフロップを誤動作させるこ
となく、フィールドを確実に識別し得る回路を提供する
ことを目的とする。
第１図は従来のフィールド識別回路の一例の回路図を示
す。
す。
同図において、入力端子１より入来した第２図Ａに示す
如き複合同期信号ａは積分器２において積分されて垂直
同期信号ａ′が検出されて信号ｂ（第２図Ｂとされ、単
安定マルチバイブレータ３をトリガする。
如き複合同期信号ａは積分器２において積分されて垂直
同期信号ａ′が検出されて信号ｂ（第２図Ｂとされ、単
安定マルチバイブレータ３をトリガする。
単安定マルチバイブレータ３は１水平走査期間を小とす
ると９ｔｈなる時定数を有しており、単安定マルチバイ
ブレータ３から第２図Ｃに示す如き３ｔｈ幅の信号Ｃが
とり出され、複合同期信号ａと共にナンド回路４に供給
される。
ると９ｔｈなる時定数を有しており、単安定マルチバイ
ブレータ３から第２図Ｃに示す如き３ｔｈ幅の信号Ｃが
とり出され、複合同期信号ａと共にナンド回路４に供給
される。
ナンド回路４にて信号Ｃと信号ａとのナンドがとられ、
信号Ｃと垂直同期パルスａ“とが一致した時点でナンド
回路４より出力がとり出される。
信号Ｃと垂直同期パルスａ“とが一致した時点でナンド
回路４より出力がとり出される。
一方、入力端子５より入来した第２図Ｄ１．Ｄ２に示す
如き水平同期信号に同期したフライバックパルスｄ１（
奇数フィールド）、ｄ２（偶数フィールド）は単安定マ
ルチバイブレータ３よりの信号ｃと共にナンド回路６に
供給されてナンドがとられ、信号Ｃと信号へとが一致し
た時点でナンド回路６より出力がとり出される。
如き水平同期信号に同期したフライバックパルスｄ１（
奇数フィールド）、ｄ２（偶数フィールド）は単安定マ
ルチバイブレータ３よりの信号ｃと共にナンド回路６に
供給されてナンドがとられ、信号Ｃと信号へとが一致し
た時点でナンド回路６より出力がとり出される。
ここで、フライバックパルスｄ１． ｄ２は垂直同期信
号ａ′を基準としてフィールドによってその発生タイミ
ングが異なるため、フリップフロップ７は奇数フィール
ド時（即ち、ナンド回路６より出力がない時）はナンド
回路４の出力でセットされる一方、偶数フィールド時は
一般に垂直同期パルスａ“よリモパルス幅の大きいフラ
イバックパルスｄ２によってとり出されるナンド回路６
の出力でリセットされる。
号ａ′を基準としてフィールドによってその発生タイミ
ングが異なるため、フリップフロップ７は奇数フィール
ド時（即ち、ナンド回路６より出力がない時）はナンド
回路４の出力でセットされる一方、偶数フィールド時は
一般に垂直同期パルスａ“よリモパルス幅の大きいフラ
イバックパルスｄ２によってとり出されるナンド回路６
の出力でリセットされる。
これにより、フリップフロップ７はフィールド毎にセッ
ト、リセットが繰返され、出力端子８よりフィールド毎
にレベルの異なる信号がとり出され、フィールドが識別
される。
ト、リセットが繰返され、出力端子８よりフィールド毎
にレベルの異なる信号がとり出され、フィールドが識別
される。
然るに、このものは、複合同期信号ａを直接用いてナン
ド回路４を作動させているため、垂直同期パルスミ間に
ノイズ成分があるとこのノイズ成分によってナンド回路
４が作動してフリップフロップ７を誤動作させてしまい
、正確にフィールドを識別し得ない場合がある等の欠点
があった。
ド回路４を作動させているため、垂直同期パルスミ間に
ノイズ成分があるとこのノイズ成分によってナンド回路
４が作動してフリップフロップ７を誤動作させてしまい
、正確にフィールドを識別し得ない場合がある等の欠点
があった。
本考案は上記欠点を除去したものであり、以下図面と共
にその一実施例について説明する。
にその一実施例について説明する。
第３図は本考案になるフィールド識別回路の一実施例の
回路図を示し、同図中、第１図と同一部分には同一番号
を付す。
回路図を示し、同図中、第１図と同一部分には同一番号
を付す。
第３図中、９は積分器２の出力信号すによって立上り、
４出のパルス幅をもつ信号ｅを出力する単安定マルチバ
イブレータ、１０は単安定マルチバイブレータ９の出力
信号ｅの後縁で立上り、４ｔｈのパルス幅をもって信号
ｆを出力する単安定マルチバイブレータであり、単安定
マルチバイブレータ９の出力は単安定マルチバイブレー
タ１０の入力に接続されている一方、端子５と共にナン
ド回路６′の入力に接続されており、単安定マルチバイ
ブレータ１０の出力は端子５と共にナンド回路４′の入
力に接続されている。
４出のパルス幅をもつ信号ｅを出力する単安定マルチバ
イブレータ、１０は単安定マルチバイブレータ９の出力
信号ｅの後縁で立上り、４ｔｈのパルス幅をもって信号
ｆを出力する単安定マルチバイブレータであり、単安定
マルチバイブレータ９の出力は単安定マルチバイブレー
タ１０の入力に接続されている一方、端子５と共にナン
ド回路６′の入力に接続されており、単安定マルチバイ
ブレータ１０の出力は端子５と共にナンド回路４′の入
力に接続されている。
積分器２の出力信号すは単安定マルチバイブレータ９に
供給されてこれをトリガし、単安定マルチバイブレータ
９より第２図Ｅに示す如き貞出のパルス幅をもつ信号ｅ
がとり出され、単安定マルチバイブレータ１０及びナン
ド回路６′の一方の入力端子に供給される。
供給されてこれをトリガし、単安定マルチバイブレータ
９より第２図Ｅに示す如き貞出のパルス幅をもつ信号ｅ
がとり出され、単安定マルチバイブレータ１０及びナン
ド回路６′の一方の入力端子に供給される。
単安定マルチバイブレータ１０は単安定マルチバイブレ
ータ９の出力信号ｅの後縁にてトリガされ、単安定マル
チバイブレータ１０より第２図Ｅに示す如き！由のパル
ス幅をもつ信号ｆがとり出され、ナンド回路４′の一方
の入力端子に供給される。
ータ９の出力信号ｅの後縁にてトリガされ、単安定マル
チバイブレータ１０より第２図Ｅに示す如き！由のパル
ス幅をもつ信号ｆがとり出され、ナンド回路４′の一方
の入力端子に供給される。
ところで、積分器２は一般にある時定数をもつため、積
分器２の出力が所定レベルに達するのは垂直同期信号ａ
′の発生時点より略４ｔｈ経過後である。
分器２の出力が所定レベルに達するのは垂直同期信号ａ
′の発生時点より略４ｔｈ経過後である。
このため、積分器２の出力によって１ｔｈのパルス幅を
得るようにすればこのパルス幅期間内に１ｔｈ間隔の一
方のフィールドのフライバックパルス（この場合はｄ２
）が存在し、一方、上記４ｔｈパルスの後縁より更にＸ
ｔｈパルス幅を得るようにすればこのパルス幅期間内に
他方のフィールドのフライバックパルス（この場合はａ
ｔ）が存在することになる。
得るようにすればこのパルス幅期間内に１ｔｈ間隔の一
方のフィールドのフライバックパルス（この場合はｄ２
）が存在し、一方、上記４ｔｈパルスの後縁より更にＸ
ｔｈパルス幅を得るようにすればこのパルス幅期間内に
他方のフィールドのフライバックパルス（この場合はａ
ｔ）が存在することになる。
ナンド回路４′では信号ｆと信号ｄ工ｔ ｄ２とのナン
ドがとられ、信号ｆと信号ｄ１とが一致した時点（即ち
、奇数フィールド）で出力がとり出される一方、ナンド
回路６′では信号ｅと信号ｄよ？ ｄ２とのナンドがと
られ、信号ｅと信号へとが一致した時点（即ち、偶数）
、イールド）で出力がとり出される。
ドがとられ、信号ｆと信号ｄ１とが一致した時点（即ち
、奇数フィールド）で出力がとり出される一方、ナンド
回路６′では信号ｅと信号ｄよ？ ｄ２とのナンドがと
られ、信号ｅと信号へとが一致した時点（即ち、偶数）
、イールド）で出力がとり出される。
フリップフロップ７はナンド回路４′の出力でセット、
ナンド回路６′の出力でリセットされ、出力端子８より
奇数フィールド及び偶数フィールド毎にレベルの異なる
信号がとり出される。
ナンド回路６′の出力でリセットされ、出力端子８より
奇数フィールド及び偶数フィールド毎にレベルの異なる
信号がとり出される。
上述の如く、本考案になるフィールド識別回路は、複合
同期信号を積分して得た積分出力よりセ小のパルス幅の
出力をとり出す第１の単安定マルチバイブレータ及びこ
の単安定マルチバイブレータの出力の後縁を基準として
４ｔｈのパルス幅の出力をとり出す第２の単安定マルチ
バイブレータの各出力とフライバックパルスとの論理積
をとってフリップフロップを動作させる構成としたため
、従来のように複合同期信号を直接論理回路に供給しな
いでも奇数フィールド及び偶数フィールド毎に夫々異な
った識別回路をとり出し得、このため、垂直同期パルス
間にノイズ成分があってもフリップフロップを誤動作さ
せることはなく、確実にフィールド識別し得る等の特長
を有する。
同期信号を積分して得た積分出力よりセ小のパルス幅の
出力をとり出す第１の単安定マルチバイブレータ及びこ
の単安定マルチバイブレータの出力の後縁を基準として
４ｔｈのパルス幅の出力をとり出す第２の単安定マルチ
バイブレータの各出力とフライバックパルスとの論理積
をとってフリップフロップを動作させる構成としたため
、従来のように複合同期信号を直接論理回路に供給しな
いでも奇数フィールド及び偶数フィールド毎に夫々異な
った識別回路をとり出し得、このため、垂直同期パルス
間にノイズ成分があってもフリップフロップを誤動作さ
せることはなく、確実にフィールド識別し得る等の特長
を有する。
第１図は従来回路の一例の回路図、第２図Ａ〜Ｆは従来
回路及び本考案回路の動作説明用信号波形図、第３図は
本考案回路の一実施例の回路図である。 １・・・・・・複合同期信号入力端子、 ２・・・・・・積分器、 ４′。 ６′・・・・・・ナンド回路、 ５・・・・・・フライバック／マ ルス入力端子、 ７・・・・・・フリップフロップ、 ８・・・・・・ 出力端子、 ９゜ １００・・・・単安定マルチバイブレー タ。
回路及び本考案回路の動作説明用信号波形図、第３図は
本考案回路の一実施例の回路図である。 １・・・・・・複合同期信号入力端子、 ２・・・・・・積分器、 ４′。 ６′・・・・・・ナンド回路、 ５・・・・・・フライバック／マ ルス入力端子、 ７・・・・・・フリップフロップ、 ８・・・・・・ 出力端子、 ９゜ １００・・・・単安定マルチバイブレー タ。
Claims (1)
- 複合同期信号を積分して得た積分出力とフライバックパ
ルスとを用いてフリップフロップを各フィールド毎に反
転動作させて該各フィールド毎に異なった信号をとり出
すフィールド識別回路において、上記積分出力より一！
ｔｈ （ｔｈは１水平走査期間）のパルス幅の出力をと
り出す第１の単安定マルチバイブレータ−と、該第１の
単安定マルチバイブレータの出力の後縁を基準とじφの
パルス幅の出力をとり出す第２の単安定マルチバイブレ
ータと、上記フライバックパルスと該第１の単安定マル
チバイブレータの出力との論理積をとり出力を上記フリ
ップフロップの一方の端子に供給する第１の論理回路と
、上記フライバックパルスと該第２の単安定マルチバイ
ブレータの出力との論理積をとり出力を上記フリップフ
ロップの他方の端子に供給する第２の論理回路とよりな
るフィールド識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6853980U JPS6031327Y2 (ja) | 1980-05-19 | 1980-05-19 | フイ−ルド識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6853980U JPS6031327Y2 (ja) | 1980-05-19 | 1980-05-19 | フイ−ルド識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169668U JPS56169668U (ja) | 1981-12-15 |
| JPS6031327Y2 true JPS6031327Y2 (ja) | 1985-09-19 |
Family
ID=29662471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6853980U Expired JPS6031327Y2 (ja) | 1980-05-19 | 1980-05-19 | フイ−ルド識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031327Y2 (ja) |
-
1980
- 1980-05-19 JP JP6853980U patent/JPS6031327Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169668U (ja) | 1981-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5679583A (en) | Synchronizing signal discriminator | |
| JPS61191657U (ja) | ||
| JPS536080A (en) | Frequency detection circuit | |
| JPS58129156U (ja) | オシロスコ−プの掃引用トリガパルス発生回路 | |
| SU429361A1 (ru) | Устройство для измерения амплитуды напряжения | |
| JPS6070017U (ja) | バルス加算装置 | |
| JPS5545153A (en) | Synchronizing signal circuit | |
| JPH0315371B2 (ja) | ||
| JPS5621033A (en) | Signal discriminator | |
| JPS59138770U (ja) | サンプリングパルス発生回路 | |
| JPS62171281A (ja) | 垂直同期信号分離回路 | |
| JPH0314828U (ja) | ||
| JPS58472U (ja) | 基板部品插入機の部品位置表示装置の制御回路 | |
| JPS5829445U (ja) | 印字タイミング調整回路 | |
| JPS5996939U (ja) | パルス幅検知回路 | |
| JPS59152654U (ja) | 走査信号制御回路 | |
| JPS55135310A (en) | Video-head switching signal supply circuit | |
| JPS616924A (ja) | パルス検出回路 | |
| JPS61248672A (ja) | 外部同期信号ノイズゲ−ト機能付き外部同期型同期信号発生回路 | |
| JPS62231576A (ja) | 文字放送用ゲ−ト信号の検出回路 | |
| JPS6050565U (ja) | フイ−ルド判別回路 | |
| JPS6244627B2 (ja) | ||
| JPS59161786U (ja) | 発振回路 | |
| JPS5832261U (ja) | 燃焼装置の異常検出装置 | |
| JPS5891173U (ja) | ピ−クレベル検出回路 |