JPH0334868B2 - - Google Patents
Info
- Publication number
- JPH0334868B2 JPH0334868B2 JP60255089A JP25508985A JPH0334868B2 JP H0334868 B2 JPH0334868 B2 JP H0334868B2 JP 60255089 A JP60255089 A JP 60255089A JP 25508985 A JP25508985 A JP 25508985A JP H0334868 B2 JPH0334868 B2 JP H0334868B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- field coupling
- coupling lines
- magnetic
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔概 要〕
ジヨセフソン接合の寸法が同じで、磁界結合線
の数が異なる２種類以上の磁界結合型ジヨセフソ
ンゲート素子における、磁界結合線の配置の相違
による磁界結合度のばらつきを小さくするため
に、磁界結合線の本数の異なるゲート素子の磁界
結合線の配置を同一にした構成の磁界結合型ジヨ
セフソン集積回路を提起する。
の数が異なる２種類以上の磁界結合型ジヨセフソ
ンゲート素子における、磁界結合線の配置の相違
による磁界結合度のばらつきを小さくするため
に、磁界結合線の本数の異なるゲート素子の磁界
結合線の配置を同一にした構成の磁界結合型ジヨ
セフソン集積回路を提起する。
本発明はジヨセフソン接合寸法が同一で、磁界
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路に関する。
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路に関する。
従来、多数の磁界結合線を持つたジヨセフソン
論理素子で論理積や、多数決ゲートを同一回路で
作製する際、磁界結合線の配置は特に考慮されて
いないため、磁界結合線の配置の相違による磁界
結合度のばらつきが大きく、その対策が望まれて
いる。
論理素子で論理積や、多数決ゲートを同一回路で
作製する際、磁界結合線の配置は特に考慮されて
いないため、磁界結合線の配置の相違による磁界
結合度のばらつきが大きく、その対策が望まれて
いる。
第２図１，２はそれぞれ従来例による２／３多
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図である。
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図である。
図において、１１，２１は鉛、あるいはニオブ
等の超伝導物質よりなる下部電極、１２，２２は
同じ超伝導物質よりなる上部電極、１３，２３は
ジヨセフソン接合領域、１４，１５，１６，１
７、および２４，２５，２６は磁界結合線であ
る。
等の超伝導物質よりなる下部電極、１２，２２は
同じ超伝導物質よりなる上部電極、１３，２３は
ジヨセフソン接合領域、１４，１５，１６，１
７、および２４，２５，２６は磁界結合線であ
る。
磁界結合線は上部電極１３，２３の中央に集中
させて２／３多数決ゲートは４本、２入力論理積
ゲートは３本設けられている。
させて２／３多数決ゲートは４本、２入力論理積
ゲートは３本設けられている。
両方のゲートの磁界結合線の１本は磁界のオフ
セツトをあたえるためのものである。
セツトをあたえるためのものである。
磁界のオフセツトはこの磁界結合線に直流を流
して、適当な値に磁界のバイアスをあたえること
により行う。
して、適当な値に磁界のバイアスをあたえること
により行う。
この例の磁界結合線の配置では、２／３多数決
ゲートと２入力論理積ゲートの磁界結合度が異な
り、さらに中央に磁界結合線を設けた論理積ゲー
トでは中央の磁界結合線の磁界結合度が、他の２
本より大きくなり、同一ゲートの磁界結合線間で
の磁界結合度のばらつきが大きくなるという欠点
がある。
ゲートと２入力論理積ゲートの磁界結合度が異な
り、さらに中央に磁界結合線を設けた論理積ゲー
トでは中央の磁界結合線の磁界結合度が、他の２
本より大きくなり、同一ゲートの磁界結合線間で
の磁界結合度のばらつきが大きくなるという欠点
がある。
すなわち、第２図１と２では磁界結合線（磁界
制御線、あるいはコントロールラインとも呼ばれ
る）の位置が相違しており、従つて磁界感度が異
なり、本来、第２図１と２の回路は同一信号レベ
ルが入力されるため、各回路は同一レベルで応答
する特性とはならないで、動作マージンが小さく
なる。
制御線、あるいはコントロールラインとも呼ばれ
る）の位置が相違しており、従つて磁界感度が異
なり、本来、第２図１と２の回路は同一信号レベ
ルが入力されるため、各回路は同一レベルで応答
する特性とはならないで、動作マージンが小さく
なる。
従来の、ジヨセフソン接合寸法が同一で、磁界
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路においては、磁界
結合度のばらつき（差）が大きく、回路の動作マ
ージンが小さい。
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路においては、磁界
結合度のばらつき（差）が大きく、回路の動作マ
ージンが小さい。
上記問題点の解決は、ジヨセフソン接合寸法が
略同一で、磁界結合線の数が異なる２種類以上の
素子よりなる磁界結合型ジヨセフソン集積回路に
おいて、 磁界結合線の数が最大の第１の本数である第１
の素子と、 磁界結合線の数が該第１の素子より少ない第２
の本数である磁界結合線と、第１の本数と第２の
本数の差分に相当する本数を仮想的に設けた仮想
磁界結合線とが、該第１の素子上に設けられる磁
界結合線の配置と略同一であり、かつ電極の中央
には磁界結合線を配置しない第２の素子とを有す
ることを特徴とする磁界結合線ジヨセフソン集積
回路により達成される。
略同一で、磁界結合線の数が異なる２種類以上の
素子よりなる磁界結合型ジヨセフソン集積回路に
おいて、 磁界結合線の数が最大の第１の本数である第１
の素子と、 磁界結合線の数が該第１の素子より少ない第２
の本数である磁界結合線と、第１の本数と第２の
本数の差分に相当する本数を仮想的に設けた仮想
磁界結合線とが、該第１の素子上に設けられる磁
界結合線の配置と略同一であり、かつ電極の中央
には磁界結合線を配置しない第２の素子とを有す
ることを特徴とする磁界結合線ジヨセフソン集積
回路により達成される。
特に、１本の磁界オフセツト用磁界結合線と、
３、および２本の入力信号用磁界結合線をそれぞ
れ同一寸法を有するジヨセフソン接合上に配設し
て２／３多数決ゲート素子、および２入力論理積
ゲート素子を形成する際に、磁界結合線をそれぞ
れのジヨセフソン接合の中央に対して対称に２本
ずつ、およびその内の１本を除いた配置で設けて
なる磁界結合型ジヨセフソン集積回路において、
発明の効果は大きい。
３、および２本の入力信号用磁界結合線をそれぞ
れ同一寸法を有するジヨセフソン接合上に配設し
て２／３多数決ゲート素子、および２入力論理積
ゲート素子を形成する際に、磁界結合線をそれぞ
れのジヨセフソン接合の中央に対して対称に２本
ずつ、およびその内の１本を除いた配置で設けて
なる磁界結合型ジヨセフソン集積回路において、
発明の効果は大きい。
本発明はジヨセフソン接合寸法が同一で、磁界
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路においては、各素
子ごとに磁界結合線の配置を同一にすることによ
り磁界感度差を小さくできることを実験的に確か
めて、論理回路に適用したものである。
結合線の数が異なる２種類以上の素子よりなる磁
界結合型ジヨセフソン集積回路においては、各素
子ごとに磁界結合線の配置を同一にすることによ
り磁界感度差を小さくできることを実験的に確か
めて、論理回路に適用したものである。
特に、磁界結合線は接合中央においては磁気感
度が大きくなつてしまうので、中央部を避けて配
置した。
度が大きくなつてしまうので、中央部を避けて配
置した。
第１図１，２はそれぞれ本発明による２／３多
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図である。
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図である。
実施例においても、第２図の従来例と対比し
て、回路構成は簡明のために上記の組み合わせを
採用する。
て、回路構成は簡明のために上記の組み合わせを
採用する。
図において、１１，２１は鉛、あるいはニオブ
等の超伝導物質よりなる下部電極、１２，２２は
同じ超伝導物質よりなる上部電極、１３，２３は
ジヨセフソン接合領域、１４，１５，１６，１
７、および２４Ａ，２５Ａ，２６Ａは磁界結合線
である。
等の超伝導物質よりなる下部電極、１２，２２は
同じ超伝導物質よりなる上部電極、１３，２３は
ジヨセフソン接合領域、１４，１５，１６，１
７、および２４Ａ，２５Ａ，２６Ａは磁界結合線
である。
第１図１の２／３多数決ゲートは第２図１の従
来例と同じであるが、第１図２の論理積ゲートの
磁界結合線の配置を２／３多数決ゲートの４本の
磁界結合線の内の３本と同一にしている。
来例と同じであるが、第１図２の論理積ゲートの
磁界結合線の配置を２／３多数決ゲートの４本の
磁界結合線の内の３本と同一にしている。
また、第１図２では最も下の磁界結合線を除い
たが、他のどれを除いてもよい。
たが、他のどれを除いてもよい。
このような配置にすることにより、２種類のゲ
ートの磁界結合線の配置が同一になるとともに、
磁界感度が特別よい上部電極の中央に磁界結合線
を配置することが避けられ、磁界結合度のばらつ
きを低減でき、回路の動作マージンを大きくする
ことができる。
ートの磁界結合線の配置が同一になるとともに、
磁界感度が特別よい上部電極の中央に磁界結合線
を配置することが避けられ、磁界結合度のばらつ
きを低減でき、回路の動作マージンを大きくする
ことができる。
第３図はジヨセフソン素子の構造を説明するＡ
−Ａ断面図である。
−Ａ断面図である。
図において、１は薄いアルミナ層等よりなるト
ンネル接合で、それぞれ超伝導物質よりなる下部
電極２１と上部電極２２間に形成されてジヨセフ
ソン接合を構成する。
ンネル接合で、それぞれ超伝導物質よりなる下部
電極２１と上部電極２２間に形成されてジヨセフ
ソン接合を構成する。
２はジヨセフソン素子の領域２３を画定する厚
い絶縁層である。
い絶縁層である。
磁界結合線２４Ａ，２５Ａ，２６Ａは上部電極
２２の上に絶縁層３を介して形成される。
２２の上に絶縁層３を介して形成される。
つぎに、以上の例で説明した異なる種類のゲー
トで構成された回路例として、全加算器について
述べる。
トで構成された回路例として、全加算器について
述べる。
第４図１，２はジヨセフソン素子による電流フ
リツプフロツプを用いた全加算器の回路図であ
る。
リツプフロツプを用いた全加算器の回路図であ
る。
第４図１は和信号発生回路、第４図２は桁上げ
信号発生回路を示す。
信号発生回路を示す。
全加算器を超伝導ループからなる電流フリツプ
フロツプで構成する際の一例として、和信号So、
桁上げ信号Coは、それぞれつぎのような論理で
実現できる。
フロツプで構成する際の一例として、和信号So、
桁上げ信号Coは、それぞれつぎのような論理で
実現できる。
So＝Ao（Bo o-1＋o（Co-1）
＋o（BoCo-1＋o o-1）、
o＝o（Bo o-1＋oCo-1）
＋Ao（BoCo-1＋o o-1）、
Co＝AoBo＋Co-1（Ao＋Bo）、
o＝o o＋o-1（o＋o）．
ここで、Ao、Boは入力信号、Co-1は前段から
の桁上げ信号である。
の桁上げ信号である。
和信号Soは上記の論理通りに、論理和と論理積
ゲートで構成できる。
ゲートで構成できる。
桁上げ信号Coは上記の論理通りでも実現でき
るが、回路の段数を低減するために、２／３多数
決ゲート１段で実現できる。
るが、回路の段数を低減するために、２／３多数
決ゲート１段で実現できる。
すなわち、２／３多数決ゲートは入力信号Ao、
Bo、および前段からの桁上げ信号Co-1の３入力
の内２つ以上が“１”であれば桁上げ信号Coは
“１”となる動作を行う。
Bo、および前段からの桁上げ信号Co-1の３入力
の内２つ以上が“１”であれば桁上げ信号Coは
“１”となる動作を行う。
図において、各ループはそれぞれの分枝にジヨ
セフソン接合を有する電流フリツプフロツプであ
る。
セフソン接合を有する電流フリツプフロツプであ
る。
×印はジヨセフソン接合（JJであらわす）、矢
印とコの字型の記号は磁界結合線をあらわし、こ
こに上記の入力信号があたえられる。
印とコの字型の記号は磁界結合線をあらわし、こ
こに上記の入力信号があたえられる。
この場合、２入力の論理積ゲートと２／３多数
決ゲートはすべての磁界結合線のしきい値〔ジヨ
セフソン接合に超伝導電流を流すことができる制
御電流（磁界結合線に流す電流）の限界値〕を同
一にすることが望まれるため、本発明による第１
図の構造を採用した。
決ゲートはすべての磁界結合線のしきい値〔ジヨ
セフソン接合に超伝導電流を流すことができる制
御電流（磁界結合線に流す電流）の限界値〕を同
一にすることが望まれるため、本発明による第１
図の構造を採用した。
以上詳細に説明したように本発明によれば、ジ
ヨセフソン接合寸法が同一で、磁界結合線の数が
異なる２種類以上の素子よりなる磁界結合型ジヨ
セフソン集積回路においては、磁界結合度のばら
つきが小さく、回路の動作マージンが大きい。
ヨセフソン接合寸法が同一で、磁界結合線の数が
異なる２種類以上の素子よりなる磁界結合型ジヨ
セフソン集積回路においては、磁界結合度のばら
つきが小さく、回路の動作マージンが大きい。
第１図１，２はそれぞれ本発明による２／３多
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図、第２図１，２はそれぞれ
従来例による２／３多数決ゲートと２入力論理積
ゲートの磁界結合線の配置を説明する平面図、第
３図はジヨセフソン素子の構造を説明する第１図
のＡ−Ａ断面図、第４図１，２はジヨセフソン素
子による電流フリツプフロツプを用いた全加算器
の回路図である。 図において、１１，２１は下部電極、１２，２
２は上部電極、１３，２３はジヨセフソン接合領
域、１４，１５，１６，１７，２４Ａ，２５Ａ，
２６Ａは磁界結合線である。
数決ゲートと２入力論理積ゲートの磁界結合線の
配置を説明する平面図、第２図１，２はそれぞれ
従来例による２／３多数決ゲートと２入力論理積
ゲートの磁界結合線の配置を説明する平面図、第
３図はジヨセフソン素子の構造を説明する第１図
のＡ−Ａ断面図、第４図１，２はジヨセフソン素
子による電流フリツプフロツプを用いた全加算器
の回路図である。 図において、１１，２１は下部電極、１２，２
２は上部電極、１３，２３はジヨセフソン接合領
域、１４，１５，１６，１７，２４Ａ，２５Ａ，
２６Ａは磁界結合線である。
Claims (1)
- 【特許請求の範囲】 １ ジヨセフソン接合寸法が略同一で、磁界結合
線の数が異なる２種類以上の素子よりなる磁界結
合型ジヨセフソン集積回路において、 磁界結合線の数が最大の第１の本数である第１
の素子と、 磁界結合線の数が該第１の素子より少ない第２
の本数である磁界結合線と、第１の本数と第２の
本数の差分に相当する本数を仮想的に設けた仮想
磁界結合線とが、該第１の素子上に設けられる磁
界結合線の配置と略同一であり、かつ電極の中央
には磁界結合線を配置しない第２の素子とを有す
ることを特徴とする磁界結合線ジヨセフソン集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255089A JPS62115881A (ja) | 1985-11-15 | 1985-11-15 | 磁界結合型ジョセフソン集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255089A JPS62115881A (ja) | 1985-11-15 | 1985-11-15 | 磁界結合型ジョセフソン集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115881A JPS62115881A (ja) | 1987-05-27 |
| JPH0334868B2 true JPH0334868B2 (ja) | 1991-05-24 |
Family
ID=17273971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60255089A Granted JPS62115881A (ja) | 1985-11-15 | 1985-11-15 | 磁界結合型ジョセフソン集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115881A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810772B2 (ja) * | 1988-02-10 | 1996-01-31 | シャープ株式会社 | セラミック超電導装置 |
| JPH0810770B2 (ja) * | 1988-02-10 | 1996-01-31 | シャープ株式会社 | セラミック超電導装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589381A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | ジヨセフソン論理回路 |
-
1985
- 1985-11-15 JP JP60255089A patent/JPS62115881A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115881A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| EP0061930B1 (en) | Josephson-junction logic circuit | |
| US4710651A (en) | Josephson-junction logic device | |
| JPH0334868B2 (ja) | ||
| JPS59139728A (ja) | 超伝導磁束量子論理回路 | |
| US3351774A (en) | Superconducting circuit constructions employing logically related inductively coupled paths to reduce effective magnetic switching inductance | |
| US3182209A (en) | Superconducting switching device utilizing plural control superconductors | |
| Ichimiya et al. | Josephson two-bit full adder utilizing wide margin functional gates | |
| JPS62217679A (ja) | 磁界結合型ジヨセフソン素子 | |
| JPS6157738B2 (ja) | ||
| JPS6158318A (ja) | 超伝導論理回路 | |
| JP3511212B2 (ja) | 電子波干渉素子 | |
| JPH0215898B2 (ja) | ||
| JPH0218975A (ja) | 超伝導回路 | |
| JPH04245682A (ja) | 電界効果トランジスタ | |
| JPS6112416B2 (ja) | ||
| JPH0136274B2 (ja) | ||
| JPS61182282A (ja) | 磁束トラツプ防止型ジョセフソン装置 | |
| JPS5846438A (ja) | ジヨセフソン効果を用いた加算桁上げ信号発生回路 | |
| JPH06283718A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6347286B2 (ja) | ||
| JPS58115937A (ja) | ジヨセフソン論理回路 | |
| JPS62236210A (ja) | ジョセフソン量子干渉計の形成方法 | |
| JPH06334512A (ja) | ジョセフソン磁界結合型多入力論理和回路 | |
| JPS63124585A (ja) | 磁界結合型ジヨセフソン集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |