JPH0335530A - バイポーラ半導体装置およびその製造方法 - Google Patents
バイポーラ半導体装置およびその製造方法Info
- Publication number
- JPH0335530A JPH0335530A JP1170908A JP17090889A JPH0335530A JP H0335530 A JPH0335530 A JP H0335530A JP 1170908 A JP1170908 A JP 1170908A JP 17090889 A JP17090889 A JP 17090889A JP H0335530 A JPH0335530 A JP H0335530A
- Authority
- JP
- Japan
- Prior art keywords
- window
- polycrystalline silicon
- silicon film
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要〕
動作領域を微細化してベース・コレクタ電極を周囲に引
き出すバイポーラトランジスタとその製造方法に関し、 コレクタコンタクト領域をもベース・エミッタ領域と同
じ小窓内に設けて動作領域を微細化し、高速動作に寄与
させることを目的とし、一つの窓内に、窓側部の一端に
設けたコレクタコンタクト領域と、中央部を含み窓側部
の他端まで達するベース領域と、窓側部の他端に設けた
ベースコンタクト領域と、前記中央部に設けたエミッタ
領域とからなる能動域を具備し、且つ、前記コレクタコ
ンタクト領域およびベースコンタクト領域から前記窓外
に導出するそれぞれの引出し電極が設けられてなること
を特徴とする。
き出すバイポーラトランジスタとその製造方法に関し、 コレクタコンタクト領域をもベース・エミッタ領域と同
じ小窓内に設けて動作領域を微細化し、高速動作に寄与
させることを目的とし、一つの窓内に、窓側部の一端に
設けたコレクタコンタクト領域と、中央部を含み窓側部
の他端まで達するベース領域と、窓側部の他端に設けた
ベースコンタクト領域と、前記中央部に設けたエミッタ
領域とからなる能動域を具備し、且つ、前記コレクタコ
ンタクト領域およびベースコンタクト領域から前記窓外
に導出するそれぞれの引出し電極が設けられてなること
を特徴とする。
〔産業上の利用分野］
本発明はバイポーラ半導体装置およびその製造方法に係
り、特に、動作領域を微細化してベース・コレクタ電柵
を周囲に引き出すバイポーラトランジスタとその製造方
法に関する。
り、特に、動作領域を微細化してベース・コレクタ電柵
を周囲に引き出すバイポーラトランジスタとその製造方
法に関する。
最近、コンピュータの高速化の要求に伴い、ＩＣ，ＬＳ
Ｉなどの半導体装置を高速化する方向に技術開発が進め
られており、バイポーラ半導体装置においては、動作領
域を微細に形成して寄生容量を減少させることが望まれ
ている。
Ｉなどの半導体装置を高速化する方向に技術開発が進め
られており、バイポーラ半導体装置においては、動作領
域を微細に形成して寄生容量を減少させることが望まれ
ている。
［従来の技術］
第４図は従来のベース引出し電極形バイポーラ半導体装
置の構造断面図を示しており、図中の記号１はｐ型シリ
コン基板、２はｎ＋型型埋領領域３はｎ型コレクタ領域
（エピタキシャル成長層）。
置の構造断面図を示しており、図中の記号１はｐ型シリ
コン基板、２はｎ＋型型埋領領域３はｎ型コレクタ領域
（エピタキシャル成長層）。
４はｐ型ベース領域、５はｎ゛型エミソタ領域。
６はドープド多結晶シリコン膜からなるベース引出し電
極、Ｃはコレクタ電極、Ｂはベース電極。
極、Ｃはコレクタ電極、Ｂはベース電極。
Ｅはエミッタ電極である。
このような半導体装置は近年開発された構造で、ベース
・エミッタ領域をセルファライン（自己整合）で形成す
ることができて、素子領域を微細化して高速に動作させ
る構造である。
・エミッタ領域をセルファライン（自己整合）で形成す
ることができて、素子領域を微細化して高速に動作させ
る構造である。
［発明が解決しようとする課Ｂ］
ところが、この第４図に示す微細化した半導体装置の構
造においても、コレクタ領域が一般の半導体装置と変わ
りがなく、半導体装置全体に占めるコレクタ領域の割合
が大きくなって素子全体の面積は余り小さくならず、そ
の高速化を阻害する問題がある。
造においても、コレクタ領域が一般の半導体装置と変わ
りがなく、半導体装置全体に占めるコレクタ領域の割合
が大きくなって素子全体の面積は余り小さくならず、そ
の高速化を阻害する問題がある。
本発明はこのような問題点を低減させて、コレクタコン
タクト領域をもベース・エミッタ領域と同じ小窓内に設
けて動作領域を微細化し、高速に動作させることを目的
とした半導体装置とその製造方法を提案するものである
。
タクト領域をもベース・エミッタ領域と同じ小窓内に設
けて動作領域を微細化し、高速に動作させることを目的
とした半導体装置とその製造方法を提案するものである
。
［課題を解決するための手段］
その課題は、一つの窓内に、窓側部の一端に設けたコレ
クタコンタクト領域と、中央部を含み窓側部の他端まで
達するベース領域と、窓側部の他端に設けたベースコン
タクト３！ｉ域と、前記中央部に設けたエミッタ領域と
からなる動作領域を具備し、且つ、前記コレクタコンタ
クト領域およびベースコンタクト領域から前記窓外に導
出するそれぞれの引出し電極が設けられているバイポー
ラ半導体装置によって解決される。
クタコンタクト領域と、中央部を含み窓側部の他端まで
達するベース領域と、窓側部の他端に設けたベースコン
タクト３！ｉ域と、前記中央部に設けたエミッタ領域と
からなる動作領域を具備し、且つ、前記コレクタコンタ
クト領域およびベースコンタクト領域から前記窓外に導
出するそれぞれの引出し電極が設けられているバイポー
ラ半導体装置によって解決される。
また、その製造方法は、一導電型コレクタ領域上に絶縁
膜、多結晶シリコン膜、絶縁膜からなる３層膜を被着し
て、該３層膜に窓を開口する工程、次いで、前記窓側部
の一端を絶縁膜でマスクして中央部および窓側部の他端
に異種導電型ベース領域を形成する工程、 次いで、窓外部両側の前記３層膜中央の多結晶シリコン
膜にそれぞれ一導電型不純物および異種導電型不純物を
ドープする工程、 次いで、前記窓内の絶縁膜を除去し、前記窓両側のそれ
ぞれの多結晶シリコン膜に接続する多結晶シリコン膜を
窓側部の両端に形成する工程、次いで、一導電型ドープ
ド多結晶シリコン膜から窓側部の一端の多結晶シリコン
膜を通して一導電型不純物を拡散してコレクタコンタク
ト領域を形成し、同時に異種導電型ドープド多結晶シリ
コン膜から窓側部の他端の多結晶シリコン膜を通して異
種導電型不純物を拡散してペースコンタクＨ１域を形成
する工程、 次いで、前記窓内両端の多結晶シリコン膜を被覆する絶
縁膜を形成した後、窓内の中央部に一導電型ドープド多
結晶シリコン膜を被着し、アニールして該一導電型ドー
プド多結晶シリコン膜から不純物を拡散して一導電型エ
ミッタ領域を画定する工程が含まれることを特徴とする
。
膜、多結晶シリコン膜、絶縁膜からなる３層膜を被着し
て、該３層膜に窓を開口する工程、次いで、前記窓側部
の一端を絶縁膜でマスクして中央部および窓側部の他端
に異種導電型ベース領域を形成する工程、 次いで、窓外部両側の前記３層膜中央の多結晶シリコン
膜にそれぞれ一導電型不純物および異種導電型不純物を
ドープする工程、 次いで、前記窓内の絶縁膜を除去し、前記窓両側のそれ
ぞれの多結晶シリコン膜に接続する多結晶シリコン膜を
窓側部の両端に形成する工程、次いで、一導電型ドープ
ド多結晶シリコン膜から窓側部の一端の多結晶シリコン
膜を通して一導電型不純物を拡散してコレクタコンタク
ト領域を形成し、同時に異種導電型ドープド多結晶シリ
コン膜から窓側部の他端の多結晶シリコン膜を通して異
種導電型不純物を拡散してペースコンタクＨ１域を形成
する工程、 次いで、前記窓内両端の多結晶シリコン膜を被覆する絶
縁膜を形成した後、窓内の中央部に一導電型ドープド多
結晶シリコン膜を被着し、アニールして該一導電型ドー
プド多結晶シリコン膜から不純物を拡散して一導電型エ
ミッタ領域を画定する工程が含まれることを特徴とする
。
［作用］
即ち、本発明はコレクタコンタクト領域、ベースコンタ
クト領域、ベース領域、エミソタ領域を同し窓内にセル
ファラインで設けて動作領域を微細にした構造であるか
ら、寄生容量を低減させて一層高速化することができる
。
クト領域、ベース領域、エミソタ領域を同し窓内にセル
ファラインで設けて動作領域を微細にした構造であるか
ら、寄生容量を低減させて一層高速化することができる
。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ、 （ｂ）は本発明にかかるバイポーラ半
導体装置を示しており、同図（ａｌは断面図、同図（ｂ
ｌは透視平面図で、同図（ａ）は同図（ｂ）のＡＡ断面
図である。図中の記号１０は窓、ｌｌはｐ型シリコン基
板。
導体装置を示しており、同図（ａｌは断面図、同図（ｂ
ｌは透視平面図で、同図（ａ）は同図（ｂ）のＡＡ断面
図である。図中の記号１０は窓、ｌｌはｐ型シリコン基
板。
■２はｎ°型型埋領領域 １３はｎ型コレクタ領域（エ
ピタキシャル成長層）、１４はｐ型ベース領域、１５は
ｎ゛型エミソタ領域、１６はｐ゛゛ベースコンタクト領
域、１７はｎ゛゛コレクタコンタクト領域。
ピタキシャル成長層）、１４はｐ型ベース領域、１５は
ｎ゛型エミソタ領域、１６はｐ゛゛ベースコンタクト領
域、１７はｎ゛゛コレクタコンタクト領域。
１８はベースコンタクト領域からのベース引出し電極、
１９はコレクタコンタクト領域からのコレクタ引出し
電極、Ｃはコレクタ電極、Ｂはベース電極。
１９はコレクタコンタクト領域からのコレクタ引出し
電極、Ｃはコレクタ電極、Ｂはベース電極。
Ｅはエミソタ電極である。なお、第１図（ｂ）に示す透
視平面図はエピタキシャル成長ＷＩ（ｎ型コレクタ領域
１３）を露出させた平面図である。
視平面図はエピタキシャル成長ＷＩ（ｎ型コレクタ領域
１３）を露出させた平面図である。
窓１０内には、窓側部の左側に設けたコレクタコンタク
トＳＪＴ域１７と、窓中央部分を含み窓側部の右側まで
達したベース領域１４と、窓側部の右側に設けたベース
コンタクト領域１６と、前記窓中央部分に設けた工嵩ツ
タ領域１５とが構成されており、これらは相互にセルフ
ァラインで形成する。且つ、コレクタコンタクト領域１
７から窓外に導出する引出し電極１９およびベースコン
タクト領域１６から窓外に導出する引出し電極１８が設
けられている。このような構造にすれば、動作領域を相
互にセルファラインで形成して極めて微細に形成でき、
コレクタ領域も小さくできて、従って、寄生容量を減少
できて、動作を高速化することができる。
トＳＪＴ域１７と、窓中央部分を含み窓側部の右側まで
達したベース領域１４と、窓側部の右側に設けたベース
コンタクト領域１６と、前記窓中央部分に設けた工嵩ツ
タ領域１５とが構成されており、これらは相互にセルフ
ァラインで形成する。且つ、コレクタコンタクト領域１
７から窓外に導出する引出し電極１９およびベースコン
タクト領域１６から窓外に導出する引出し電極１８が設
けられている。このような構造にすれば、動作領域を相
互にセルファラインで形成して極めて微細に形成でき、
コレクタ領域も小さくできて、従って、寄生容量を減少
できて、動作を高速化することができる。
次に、第２図（ａｌ〜（ｒｌは本発明にかかる製造方法
の工程順断面図を示しており、順を追って説明する。な
お、第３図（ａｌ、 （ｂ）は工程途中平面図を図示し
たもので、随時に参照して説明する。
の工程順断面図を示しており、順を追って説明する。な
お、第３図（ａｌ、 （ｂ）は工程途中平面図を図示し
たもので、随時に参照して説明する。
第２図（ａ）参照；ｐ型シリコン基板１１上にｎ゛型型
埋領領域１２介してｎ型コレクタ層１３ （エピタキシ
ャル成長層）を成長し、そのｎ型コレクタ層１３上にＳ
ｉ３ Ｎｍ （窒化シリコン）膜２１とノンドープド
多結晶シリコン膜２２とＳｉ、 Ｎ、膜２３とからなる
３層膜を被着する。なお、この３層膜はＣＶＤ （化学
気相成長）法で被着するが、その工程途中でノンドープ
ド多結晶シリコン膜２２を被着した後、第３図（ａｌに
示すレジスト膜パターン２４を被着してノンドープド多
結晶シリコン膜２２をパターンニングし、ノンドープド
多結晶シリコン膜２２をレジスト膜パターン２４と同一
形状に残存させて他部分を除去する。このレジスト膜パ
ターン２４が素子面積であり、且つ、第３図（ａｌの中
の１０は次工程で形成する窓（幅数μｍ、長さ十数μｍ
程度の長方形窓）である。
埋領領域１２介してｎ型コレクタ層１３ （エピタキシ
ャル成長層）を成長し、そのｎ型コレクタ層１３上にＳ
ｉ３ Ｎｍ （窒化シリコン）膜２１とノンドープド
多結晶シリコン膜２２とＳｉ、 Ｎ、膜２３とからなる
３層膜を被着する。なお、この３層膜はＣＶＤ （化学
気相成長）法で被着するが、その工程途中でノンドープ
ド多結晶シリコン膜２２を被着した後、第３図（ａｌに
示すレジスト膜パターン２４を被着してノンドープド多
結晶シリコン膜２２をパターンニングし、ノンドープド
多結晶シリコン膜２２をレジスト膜パターン２４と同一
形状に残存させて他部分を除去する。このレジスト膜パ
ターン２４が素子面積であり、且つ、第３図（ａｌの中
の１０は次工程で形成する窓（幅数μｍ、長さ十数μｍ
程度の長方形窓）である。
第２図（ｂ）参照；次いで、フォトプロセスによって上
記の３層膜をエツチング除去して窓ｌＯを開口し、ソノ
窓１０を含む上面にｃＶＤｓｉｏｚ膜２５（ＣＶＤ法に
よって形成する酸化シリコン膜）を被着する。
記の３層膜をエツチング除去して窓ｌＯを開口し、ソノ
窓１０を含む上面にｃＶＤｓｉｏｚ膜２５（ＣＶＤ法に
よって形成する酸化シリコン膜）を被着する。
？、２図（０１参照；次イテ、ソ０）ＣＶ ＤＳｉＯｚ
１ＰＪ２５を垂直に異方性エツチングして、端部の段
差を利用して窓１０内の側端にのみＣＶ Ｄ Ｓｉ Ｏ
ｚ膜２５を残存させる。
１ＰＪ２５を垂直に異方性エツチングして、端部の段
差を利用して窓１０内の側端にのみＣＶ Ｄ Ｓｉ Ｏ
ｚ膜２５を残存させる。
第２図（ｄ）参照；次いで、フォトプロセスを用いて他
方の側端のみのＣＶＤ５ｔ０２膜２５を除去し、方の側
端のＣＶＤ５ｉＯｚ膜２５を残存させた後、ＣＶＤ法に
よって窓１０を含む全面にＢＳＧ膜２６（硼素シリケー
トガラス膜）を被着する。
方の側端のみのＣＶＤ５ｔ０２膜２５を除去し、方の側
端のＣＶＤ５ｉＯｚ膜２５を残存させた後、ＣＶＤ法に
よって窓１０を含む全面にＢＳＧ膜２６（硼素シリケー
トガラス膜）を被着する。
第２図（ｅｌ参照；次いで、上面に被着したＢＳＧ膜２
６を研磨して除去し、窓１０内のみＢＳＧ膜２６を残存
させ、更に、温度８００〜９００℃でアニールしてベー
ス領域１４ （内部ベース領域）を形成する。この時、
窓１０内のＣＶＤ５ｉＯｚ膜２５で被覆された一方の側
端にはベース領域は形成されない。
６を研磨して除去し、窓１０内のみＢＳＧ膜２６を残存
させ、更に、温度８００〜９００℃でアニールしてベー
ス領域１４ （内部ベース領域）を形成する。この時、
窓１０内のＣＶＤ５ｉＯｚ膜２５で被覆された一方の側
端にはベース領域は形成されない。
第２図（ｆ）参照；次いで、窓１０の他方の側端を含ん
だ窓の右側半分と右側のＳｔ、 Ｎ、膜部分の上にレジ
スト膜パターン２７を形成し、その上からＰ゛（燐；ｎ
型不純物〉イオンを注入して、左側の前記ノンドープド
多結晶シリコン膜２２をｎ型導電性多結晶シリコン膜（
コレクタ引出し電極１９となる）にする。
だ窓の右側半分と右側のＳｔ、 Ｎ、膜部分の上にレジ
スト膜パターン２７を形成し、その上からＰ゛（燐；ｎ
型不純物〉イオンを注入して、左側の前記ノンドープド
多結晶シリコン膜２２をｎ型導電性多結晶シリコン膜（
コレクタ引出し電極１９となる）にする。
第２図（ｇ）参照；次いで、レジスト膜パターン２７を
除去し、窓１０の一方の側端を含んだ窓の左側半分と左
側の５ｉ３Ｎａ膜部分の上にレジスト膜パターン２８を
形成し、その上からＢ” （燐；ｐ型不純物）イオン
を注入して、右側の前記ノンドープド多結晶シリコン膜
２２をｐ型温電性多結晶シリコン膜（ベース引出し電極
１８となる）にする。
除去し、窓１０の一方の側端を含んだ窓の左側半分と左
側の５ｉ３Ｎａ膜部分の上にレジスト膜パターン２８を
形成し、その上からＢ” （燐；ｐ型不純物）イオン
を注入して、右側の前記ノンドープド多結晶シリコン膜
２２をｐ型温電性多結晶シリコン膜（ベース引出し電極
１８となる）にする。
第２図（ｈ）参照；次いで、レジスト膜パターン２８を
除去した後、窓１０内のＣＶＤ５ｉＯｚ膜２５．ＢＳＧ
膜２６を弗酸液でエツチング除去（ウォッシュアウト〉
する。
除去した後、窓１０内のＣＶＤ５ｉＯｚ膜２５．ＢＳＧ
膜２６を弗酸液でエツチング除去（ウォッシュアウト〉
する。
第２図（１）参照；次いで、煮沸した燐酸液に浸漬して
Ｓｉｚ Ｎａ １１２１，２３をコントロールエッチし
て、その露出面をエツチングする。そうすると、窓１０
内では３層膜中の多結晶シリコン膜２２がエツチングさ
れずに、窓内の両側端に突出した形状に形成される。
Ｓｉｚ Ｎａ １１２１，２３をコントロールエッチし
て、その露出面をエツチングする。そうすると、窓１０
内では３層膜中の多結晶シリコン膜２２がエツチングさ
れずに、窓内の両側端に突出した形状に形成される。
第２図（Ｊ）参照；次いで、その窓１０内を含む全面に
ノンドープド多結晶シリコン膜２９を被着する。そうす
れば、ノンドープド多結晶シリコン膜２９と多結晶シリ
コンｎ’１２２とが接続する。
ノンドープド多結晶シリコン膜２９を被着する。そうす
れば、ノンドープド多結晶シリコン膜２９と多結晶シリ
コンｎ’１２２とが接続する。
第２図化）参照；更に、そのノンドープド多結晶シリコ
ン膜２９を垂直に異方性エツチングし、窓１０内の両側
端にのみノンドープド多結晶シリコン膜２９を残存させ
る。
ン膜２９を垂直に異方性エツチングし、窓１０内の両側
端にのみノンドープド多結晶シリコン膜２９を残存させ
る。
第２図（１１参照；次いで、フォトプロセスを用いて窓
１０の長平方向に窓端部を突き抜けた長方形窓パターン
を有するレジスト膜パターン３０を形成し、その窓パタ
ーン内に露出したノンドープド多結晶シリコン膜２９を
エツチング除去する。これは窓ＩＯの長平方向の両側端
にのみノンドープド多結晶シリコン膜２９を残して２つ
に分断するためである。
１０の長平方向に窓端部を突き抜けた長方形窓パターン
を有するレジスト膜パターン３０を形成し、その窓パタ
ーン内に露出したノンドープド多結晶シリコン膜２９を
エツチング除去する。これは窓ＩＯの長平方向の両側端
にのみノンドープド多結晶シリコン膜２９を残して２つ
に分断するためである。
第３図（ｂ）にレジスト膜パターン３０の平面図を示し
ており、窓ｌＯを同時に図示している。
ており、窓ｌＯを同時に図示している。
第２図（ｍｌ参照；次いで、窓ＩＯ内の側端に残存した
ノンドープド多結晶シリコン膜２９の表面を熱酸化し、
更に、その上面にＣＶＤ５ｉＯ２膜を被着する。
ノンドープド多結晶シリコン膜２９の表面を熱酸化し、
更に、その上面にＣＶＤ５ｉＯ２膜を被着する。
その際、熱酸化工程における加熱のために、コレクタ引
出し電極１９から多結晶シリコン膜２９を通して燐が拡
散してコレクタコンタクト領域１７が形成され、同時に
、ベース引出し電極１８から多結晶シリコン膜２９を通
して硼素が拡散してベースコンタクトｊＪｌ域１６が形
成される。なお、３１は熱酸化膜とＣＶＤ５ｉＯ，膜か
らなる５ｉＯｔ膜を示す。
出し電極１９から多結晶シリコン膜２９を通して燐が拡
散してコレクタコンタクト領域１７が形成され、同時に
、ベース引出し電極１８から多結晶シリコン膜２９を通
して硼素が拡散してベースコンタクトｊＪｌ域１６が形
成される。なお、３１は熱酸化膜とＣＶＤ５ｉＯ，膜か
らなる５ｉＯｔ膜を示す。
第２図（ｎ）参照：更に、その５ｉＯｚ膜３１を垂直に
異方性エツチングし、窓ＩＯ内の側部にのみＳｉＯ□膜
３１全３１させる。
異方性エツチングし、窓ＩＯ内の側部にのみＳｉＯ□膜
３１全３１させる。
第２図（０）参照；次いで、燐を含むｎ型ドープド多結
晶シリコン膜３２を窓１０の中央部を含む全面に被着す
る。これは、ノンドープド多結晶シリコン膜を被着し、
ｎ型不純物イオンを注入してｎ型ドープド多結晶シリコ
ン膜３２に形成してもよい。
晶シリコン膜３２を窓１０の中央部を含む全面に被着す
る。これは、ノンドープド多結晶シリコン膜を被着し、
ｎ型不純物イオンを注入してｎ型ドープド多結晶シリコ
ン膜３２に形成してもよい。
第２図（ｐ）参照；次いで、フォトプロセスによってｎ
型ドープド多結晶シリコン膜３２をパターンニングして
窓１０の内部およびその上面にのみｎ型ドープド多結晶
シリコン１１３２を残存させる。
型ドープド多結晶シリコン膜３２をパターンニングして
窓１０の内部およびその上面にのみｎ型ドープド多結晶
シリコン１１３２を残存させる。
第２図（Ｑｌ参照；次いで、５ｔ２Ｎａ膜２３にコレク
タ電極およびベース電極に接続するための窓ＣＷ、 Ｂ
Ｗを開口し、更に、アニールしてエミソタ領域１５を画
定する。
タ電極およびベース電極に接続するための窓ＣＷ、 Ｂ
Ｗを開口し、更に、アニールしてエミソタ領域１５を画
定する。
第２図（ｒｌ参照；最後に、アルミニウムからなるコレ
クタ電極Ｃ，ベース電極Ｂおよび工旦ソタ電極Ｅを形成
して完成する。
クタ電極Ｃ，ベース電極Ｂおよび工旦ソタ電極Ｅを形成
して完成する。
上記が本発明にかかるバイポーラ半導体装置の製造方法
の概要であり、その要点はフォトプロセスによって窓を
開口した後、ベース領域、コレクタコンタクト領域、ベ
ースコンタクト領域およびエミッタ領域はすべてフォト
プロセスを適用せずにセルファラインで形成するもので
ある。
の概要であり、その要点はフォトプロセスによって窓を
開口した後、ベース領域、コレクタコンタクト領域、ベ
ースコンタクト領域およびエミッタ領域はすべてフォト
プロセスを適用せずにセルファラインで形成するもので
ある。
上記のように、本発明にかかる製造方法は同−小窓内に
おいて動作領域をセルファラインで形成できるために、
極めて微細化でき、それに伴って、コレクタ領域も小さ
くなって、寄生容量を減少させて高速化することができ
る。
おいて動作領域をセルファラインで形成できるために、
極めて微細化でき、それに伴って、コレクタ領域も小さ
くなって、寄生容量を減少させて高速化することができ
る。
［発明の効果］
以上の実施例の説明から明らかなように、本発明にかか
るバイポーラ半導体装置およびその製造方法によれば、
同−小窓内にコレクタコンタクト領域、ベース領域、ベ
ースコンタクト領域およびエミッタ領域をセルファライ
ンで形成することができ、それらの動作領域が極めて微
細化され、コレクタ領域も小さくなって、寄生容量が減
少し、動作の高速化など半導体装置の性能向上に大きな
効果が得られるものである。
るバイポーラ半導体装置およびその製造方法によれば、
同−小窓内にコレクタコンタクト領域、ベース領域、ベ
ースコンタクト領域およびエミッタ領域をセルファライ
ンで形成することができ、それらの動作領域が極めて微
細化され、コレクタ領域も小さくなって、寄生容量が減
少し、動作の高速化など半導体装置の性能向上に大きな
効果が得られるものである。
第１図（ａ）、 （ｂｌは本発明にかかるバイポーラ半
導体装置を示す図、 第２図（ａｌ〜（ｒ）は本発明にかかる製造方法の工程
順断面図、 第３図（ａｌ、 （ｂ）は本発明にかかる製造方法の工
程途中平面図、 第４図は従来のベース引出し電極形バイポーラ半導体装
置の構造断面図である。 図において、 ｌＯは窓、 １１はｐ型シリコン基板、 １２はｎ゛型埋没層、 １３はｎ型コレクタ層（エピタキシャル成長層）、１４
はｐ型ベース層、 １５はｎ°型エミソタ層、 １６はｐ３型ベースコンタクト領域、 １７はｎ０型コレクタコンタクト領域、１８はベース引
出し電極、 １９はコレクタ引出し電極、 Ｃはコレクタ電極、 Ｂはベース電極、 Ｅはエミッタ電極、 ２１、２３は５ｉ３Ｎａ膜、 ２２、２９は多結晶シリコン膜、 ２４、２７．２８．３０はレジスト膜パターン、２５は
ＣＶ Ｄ Ｓｉ Ｏ２膜、 ２６はＢＳＧ膜、 ３１は５ｉｎ２膜、 ３２はｎ型ドープド多結晶シリコン膜 を示している。 ／￥亮呵１；０・〃３惺道χはの工社グｇ綿す間第 ２
図 （受の３２ 第 ２図 （吃の４） ；子く号♀４萌ｌ：か４トシ考ト≧遺う「５ｂ工Ｈｓｌ
＠ａｆｒ＃Ｍ第２図（予＾５）
導体装置を示す図、 第２図（ａｌ〜（ｒ）は本発明にかかる製造方法の工程
順断面図、 第３図（ａｌ、 （ｂ）は本発明にかかる製造方法の工
程途中平面図、 第４図は従来のベース引出し電極形バイポーラ半導体装
置の構造断面図である。 図において、 ｌＯは窓、 １１はｐ型シリコン基板、 １２はｎ゛型埋没層、 １３はｎ型コレクタ層（エピタキシャル成長層）、１４
はｐ型ベース層、 １５はｎ°型エミソタ層、 １６はｐ３型ベースコンタクト領域、 １７はｎ０型コレクタコンタクト領域、１８はベース引
出し電極、 １９はコレクタ引出し電極、 Ｃはコレクタ電極、 Ｂはベース電極、 Ｅはエミッタ電極、 ２１、２３は５ｉ３Ｎａ膜、 ２２、２９は多結晶シリコン膜、 ２４、２７．２８．３０はレジスト膜パターン、２５は
ＣＶ Ｄ Ｓｉ Ｏ２膜、 ２６はＢＳＧ膜、 ３１は５ｉｎ２膜、 ３２はｎ型ドープド多結晶シリコン膜 を示している。 ／￥亮呵１；０・〃３惺道χはの工社グｇ綿す間第 ２
図 （受の３２ 第 ２図 （吃の４） ；子く号♀４萌ｌ：か４トシ考ト≧遺う「５ｂ工Ｈｓｌ
＠ａｆｒ＃Ｍ第２図（予＾５）
Claims (2)
- （１）一つの窓内に、窓側部の一端に設けたコレクタコ
ンタクト領域と、中央部を含み窓側部の他端まで達する
ベース領域と、窓側部の他端に設けたベースコンタクト
領域と、前記中央部に設けたエミッタ領域とからなる動
作領域を具備し、且つ、前記コレクタコンタクト領域お
よびベースコンタクト領域から前記窓外に導出するそれ
ぞれの引出し電極が設けられてなることを特徴とするバ
イポーラ半導体装置。 - （２）一導電型コレクタ領域上に絶縁膜、多結晶シリコ
ン膜、絶縁膜からなる３層膜を被着して、該３層膜に窓
を開口する工程、 次いで、前記窓側部の一端を絶縁膜でマスクして中央部
および窓側部の他端に異種導電型ベース領域を形成する
工程、 次いで、窓外部両側の前記３層膜中央の多結晶シリコン
膜にそれぞれ一導電型不純物および異種導電型不純物を
ドープする工程、 次いで、前記窓内の絶縁膜を除去し、前記窓両側のそれ
ぞれの多結晶シリコン膜に接続する多結晶シリコン膜を
窓側部の両端に形成する工程、次いで、一導電型ドープ
ド多結晶シリコン膜から窓側部の一端の多結晶シリコン
膜を通して一導電型不純物を拡散してコレクタコンタク
ト領域を形成し、同時に異種導電型ドープド多結晶シリ
コン膜から窓側部の他端の多結晶シリコン膜を通して異
種導電型不純物を拡散してベースコンタクト領域を形成
する工程、 次いで、前記窓内両端の多結晶シリコン膜を被覆する絶
縁膜を形成した後、窓内の中央部に一導電型ドープド多
結晶シリコン膜を被着し、アニールして該一導電型ドー
プド多結晶シリコン膜から不純物を拡散して一導電型エ
ミッタ領域を画定する工程が含まれてなることを特徴と
するバイポーラ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170908A JPH0335530A (ja) | 1989-06-30 | 1989-06-30 | バイポーラ半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170908A JPH0335530A (ja) | 1989-06-30 | 1989-06-30 | バイポーラ半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335530A true JPH0335530A (ja) | 1991-02-15 |
Family
ID=15913570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170908A Pending JPH0335530A (ja) | 1989-06-30 | 1989-06-30 | バイポーラ半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215961B1 (en) * | 1996-01-29 | 2001-04-10 | Minolta Co., Ltd. | Camera |
-
1989
- 1989-06-30 JP JP1170908A patent/JPH0335530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215961B1 (en) * | 1996-01-29 | 2001-04-10 | Minolta Co., Ltd. | Camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226863A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS60254659A (ja) | 電界効果トランジスタ素子及びその製造方法 | |
| US5439832A (en) | Method for fabricating semiconductor device | |
| JPS63215068A (ja) | 半導体装置およびその製造方法 | |
| JPH0335530A (ja) | バイポーラ半導体装置およびその製造方法 | |
| JPH0415619B2 (ja) | ||
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPH05226655A (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPH0332232B2 (ja) | ||
| JPH0530307B2 (ja) | ||
| JPH0350863A (ja) | 半導体集積回路の製造方法 | |
| JPH0284741A (ja) | 半導体装置の製造方法 |