JPS60254659A - 電界効果トランジスタ素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に電界効果トランジスタ素子、詳しくは
、小さい寸法で高い性能特性を有する、比較的製造が容
易な電界効果トランジスタ素子に関する。

従来技術として、ＩＥＥ’Ｅトランザクションズ・オン
・エレクトロン・デバイシズ（Ｉ　Ｅ、Ｅ　ＥＴ　ｒａ
ｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅ　１ｅｃｔｒｏｎ　Ｄｅ
ｖｉｃｅｓ）　Ｅ　Ｄ　−２９巻、４号、（１９８２年
４月）に所載の論文、「酸化物側壁スペーサ技術による
高性能ＬＤＯＦＥＴの製造Ｊにおいては、平坦面を有す
る一方の導電型のシリコン半導体材料からなる基板を有
し、該平坦面上に絶縁材料からなる薄い層が形成されて
いる電界効果トランジスタが記載されている。

ゲート電極は絶縁材料の薄い層の上に形成されていて、
ゲート電極は反対の導電型の一対の低ＩＩにドープされ
た浅い領域をゲート電極の両側で基板中に形成するため
に利用されている。次に、絶縁スペーサが低濃度にドー
プされた浅い領域の各々の上に臣なるようにゲート電極
の両側に形成される。その後、反対の導電型の高濃度に
ドープされた一対の深い領域がゲート電極および絶縁ス
ペーサによってマスクされない基板の中に形成され、素
子のソースおよびドレイン領域を形成する。このように
形成された素子は、ゲート電極に隣接するドレイン領域
が低濃度にドープされた浅い領域で構成されているので
、低濃度ドープ・ドレイン型電界効果トランジスタと称
されている。上述した従来の素子においては、ソースの
構造はドレインの構造と同じであり、低濃度にドープさ
れた浅い領域が、一層高濃度にドープされた領域とゲー
トの下の基板の部分との間に伸びている。ドレイン・ソ
ース間パンチスルーが生じる電圧を増大するように素子
の性能を改良するために、低濃度にドープされたドレイ
ン領域を設けることが好ましいが、このような低濃度に
ドープされた領域をソースに含むことはソースの抵抗を
増大し、素子の性能を損う。

本発明の目的は、低Ｉｌｉ度にドープされたドレインお
よび高１度にドープされたソースを有する小寸法の電界
効果トランジスタを提供することにある。

本発明の他の目的は、低？ｌ１ｌＩにドープされたドレ
インおよび高濃度にドープされたソースを有する小寸法
の電界効果トランジスタを形成する簡単な方法を提供す
ることにある。

本発明の一態様においては、平坦面を有する一方の導電
型のシリコン半導体材料の基板が設けられ、絶縁材料の
薄い層が平坦面に形成され、一対の対向する側部を有す
るゲート電極が絶縁材料の薄い層の上に形成され、反対
の導電型の低濃度にドープされた第１の浅い領域および
反対の導電型の低濃度にドープされた第２の浅い領域が
ゲート電極をマスクとして使用して平坦面に隣接した基
板中に形成される。第１の浅い領域は、ゲート電極の一
方の側部に隣接して平坦面に縁を有する第１のＰＮ接合
部を基板中に形成する。第２の浅い領域は、ゲート電極
の他方の側部に隣接して平坦面に縁を有する第２のＰＮ
接合部を基板中に形成する。これらの第１および第２の
領域は第１の濃度の活性剤（ａｃｔｉｖａｔｏｒ　）を
有している。各々が第１および第２の対向する側部と基
部を有する第１および第２の絶縁スペーサが同時に形成
される。

第１のスペーサの第１の側部はゲート電極の前述した一
方の側部に接している。第１のスペーサの基部は絶縁材
料の薄い層の露出した面上に位置する。第２のスペーサ
の第１の側部はゲート電極の他方の側部に接している。

第２のスペーサの基部は絶縁材料の薄い層の露出した面
上に位置する。

次に、反応性イオンエツチングマスクが、ゲート電極の
上述した一方の側部を含むゲート電極の一部分の上およ
び前記第１の絶縁スペーサの上に設けられる。その後、
基板の露出面が、二酸化シリコンを反応性イオンエツチ
ングするＨ、シリコンは反応性イオンエツチングしない
ガスを使用して反応性イオンエツチングされて、選択的
に第２の絶縁スペーサを取り除く。反対の導電型の第１
の深い領域が平坦面に隣接した基板中に形成される。

第１の深い領域は、第１の絶縁スペーサの第２の側部に
隣接して平坦面に縁を有する第３のＰＮ接合部を基板中
に形成する。第１の深い領域は上述の第１の値よりも実
質的に高い第２の値の濃度の活性剤を有している。反対
の導電型の第２の深い領域が平坦面に隣接する基板中に
形成される。第２の深い領域は、ゲート電極の他方の側
部に隣接して平坦面に縁を有する第４のＰＮ接合部を基
板中に形成する。第２の深い領域は前記第２の値にほぼ
等しい１１度の活性剤を有している。反対の導電型の第
２の深い領域は反対の導電型の第２の浅い領域を包含す
る。

本発明の特徴である新規な特徴は具体的に特許請求の範
囲に記載されている。本発明自身、その構成および作用
の方法は、他の目的および利点とともに添付の図面を参
照した以下の説明から最もよく理解されることであろう
。

次に、第１図、第２図および第３図を参照すると、本発
明により形成された電界効果トランジスタ１０を有する
集積回路の一部が示されている。

この素子は比較的高い抵抗率、例えば２オームーロの抵
抗率を有するＰ導電型の単結晶シリコン半導体材料から
なる基板を有している。この基板は厚さが１０ミルであ
ることが都合がよい。約１ミクロン幅で約１ミクロンの
深さの溝１３が基板１１の平坦面１２から形成され、二
酸化シリコンのような絶縁材料１４で充填され、基板の
能動領域１５を囲む。絶縁材料１４はこの領域１５を集
積回路基板に形成された他の同様な領域から絶縁分離す
る。能動領域１５の側部は基板の主面１２の面内におい
て矩形の形をなす。二酸化シリコンの薄い層１７が平坦
面１２上に設けられている。側一部１８ａおよび１８ｂ
および基部１８ｃを有する多結晶シリコンからなるゲー
ト電極１８が絶縁層１７上に設けられている。第１の側
部１９ａ１第２の側部１９ｂおよび基部１９ｃを有する
絶縁スペーサ１９が設けられている。スペーサ１９の第
１の側部１９ａはゲート電極１８の側部１８ａの高さと
同じ高さを有し、かつそれに接している。

基部１９ｃは薄い絶縁層１７の上面に接している。

Ｎ導電型の低濃度にドープされた第１の浅い領域２１が
平坦面に隣接して、絶縁スペーサ１９の基部の下側に設
けられ、基板中にト）Ｎ接合部２３を形成している。

絶縁スペーサ１９は、例えば化学蒸着法により基板１１
の主面を二酸化シリコンで覆い、その後電極１８の側部
１８ａ側のスペーサ１９およびゲート電極１８の他方の
側部１８ｂ側の他のスペーサ２０（第４Ｄ図）以外の二
酸化シリコン層のすべての部分を完全に取り除くまで、
二酸化シリコン層を異方性エツチングするこ′とによっ
て形成される。スペーサ１９上にマスクを設けた後、ゲ
ート電極１８の他方の側部のスペーサ２０は、ゲート電
極１８の多結晶シリコン材に反応しないかまたはわずか
にしか反応しないが、二酸化シリコンには反応するトリ
フルオロメタン（ＣＨＦ３　）のようなガスを使用して
反応性イオンエツチングされる。これにより選択的に絶
縁スペーサ２０が取り除かれる。二酸化シリコンの薄い
層１７は平坦面を露出した部分に二酸化シリコンを熱成
長させることによって形成される。ゲート電極１８は、
薄い絶縁層２３上に多結晶シリコンの層を堆積し、その
後本技術分野で周知である写真平版マスクおよびエツチ
ング技術により多結晶シリコン層をパターン形成するこ
とによって形成される。

Ｎ導電型の高２１庫にドープされた深い領域２５が平坦
面１２に隣接した基板中に形成され、基板中にＰＮ接合
部２６を形成する。ＰＮ接合部２６は絶縁スペーサ１９
の底部１９ｃおよび側部１９ｂに隣接した平坦面１２に
縁２７を有する。領域２５の不純物またはドナー活性剤
濃度は領域２１のドナー活性剤濃度よりも実質的に高い
。Ｎ導電型の他の領域２８が主面１２およびゲート電極
１８の側部に隣接する基板中に設けられ、基板中にＰＮ
接合部２９を形成する。このＰＮ接合部２９は〃−ト雪
極１只の柵旭１只ｈ（随泌する卑但面１２に縁を有する
。Ｎ導電型の領域２８の正味の不純物またはドナー濃度
は低濃度にドープされた浅い領域２１のドナー濃度より
も実質的に高く、領域２５のドーピング濃度にほぼ等し
い。Ｎ導電型の領域２５および２８は、最初イオン注入
法により約１０１５イオン／１２の量のヒ素のような所
定量のドナー活性剤をこれらの領域上の基板の主面１２
上に堆積させ、その後適当な温度で短時間加熱してヒ素
イオンを活性化することによって形成される。

二酸化シリコンの厚い層３０が基板１１の主面上に化学
蒸着される。その後、二酸化シリコンの厚い層３０はパ
ターン形成されて、その中に開口部３１，３２．’３３
を形成し、ソース領域２８、ドレイン領域２５およびゲ
ート電極１Ｂを露出する。その後、アルミニウムの層が
開口部３１，３２．３３内の構造の表面上にスパッタリ
ングにより形、成される。アルミニウムの層はそれから
パターン形成されてその不要な部分が取り除かれ、ソー
ス領域２８、ドレイン領域２５およびゲート電極１８と
それぞれ接触する導電接続部（図示せず）を形成する。

素子はそれからアルミニウムの導電接続部をソース領域
２８、ドレイン領域２５およびゲート電極１８に接合す
るため所要の時間の間約５５０℃の温度に加熱される。

その次にアルミニウムの導電接続部３５が基板の反対側
の面に形成される。

次に、第４Ａ図乃至第４Ｇ図を参照して、本発明による
第１図乃至第３図の電界効果トランジスタの製造方法を
説明する。第１図乃至第３図の要素と同一な要素は第４
Ａ図乃至第４Ｇ図では同じ参照番号で示されている。最
初に、比較的高い抵抗率、例えば２オーム−■の抵抗率
、適当な厚さ、例えば１０ミルの・厚さ、およびＰ導電
型を有する単結晶半導体材料のウェーハ１１を設ける。

ウェーハは、第１図乃至第３図で示したような個々の電
界効果トランジスタを多数形成することのできるような
任意直径のものであってよい。第４Ａ図乃至第４Ｇ図は
ウェーハに個々のトランジスタを設けるためのウェーハ
の処理工程を示している。

ウェーハの表面を適切にクリーニングした後、約１ミク
ロン幅で約１ミクロンの深さを有する溝１３が本技術分
野で周知である写真平版マスクおよびエツチング技術を
利用してシリコン基板にエツチングされて、−辺が３．
５ミクロンの矩形形をなす能動領域１５を形成する。そ
の後、つ１．−ハは約９００℃の温度で十分な期間の間
シランと酸素の混合物に曝され、二酸化シリコンで溝１
３を充填すると共にシリコンのウェーハの露出面１２を
覆う。次に、ウェーハは平坦化される。このために、ウ
ェーハはハント（ｌ−１ｕｎｔ）型７０４ホトレジスト
のような適当なホトレジストで覆われる。

その後、レジストおよび二酸化シリコンはトリフルオロ
メタン（ＣＨ−Ｆ３）および酸素の雰囲気中で反応性イ
オンエツチングされて、第４Ａ図で示す構造が形成され
る。この構造においては能動領域１５が基板１１に形成
された二酸化シリコンの絶縁領域１４によってその他の
能動領域から絶縁分離される。

第４Ｂ図に示す次の処理工程においては、ゲート酸化物
と称する二酸化シリコンの層１７が基板の表面１２上に
熱的に成長させられる。それから、０．５ミクロンの厚
さの多結晶シリコンの層がゲート酸化物層１７の上に堆
積される。多結晶層は本技術分野で周知の写真平版マス
クおよびエツチング技術を使用して適切にパターン形成
されて、側部１８ａから側部１．８　ｂまでの長さが１
ミクロンで厚さが０．５ミクロンのゲート電極１８を形
成する。ゲート１８をマスクとして使用して１００キロ
ボルトで２　Ｘ　１０１３イオン／　ｃｖｎ　２の量の
ヒ素イオンを注入し、それから基板１１を短時間熱処理
（アニール）して、約１０１８原子／　ｃｍ　’の活性
剤濃度を有するＮ導電型の低濃度にドープされた浅い領
域２１および２２を形成する。

第４Ｃ図に示す次の処理工程においては、基板１１はシ
ランおよび酸素を使用して化学蒸着された０、５ミクロ
ンの厚さの二酸化シリコンの層３７で覆われる。その後
、二酸化シリコンの層３７は、シリコンをエツチングす
るよりもはるかに迷い速度で二酸化シリコンをエツチン
グするトリフルオロメタン（ＣＨＦ３）で異方性エツチ
ングさ”れて、第４Ｄ図に示すようにスペーサ部分１９
および２０のみが残るまでウェーハから二酸化シリコン
を取り除く。スペーサ１９および２０の高さは約０６５
ミクロンである。また、スペーサ１９おＪ：び２０の底
部の幅は約０．５ミクロンである。

第４Ｅ図に示す次の処理工程においては、ホトレジスト
層がゲート電極１８、絶縁スペーサ１９および２０、並
びに平坦面１２の露出部分を覆うようにウェーハの露出
面上に堆積される。ホトレジストは１ミクロンの厚さの
シブレイ（Ｓ　ｈｉｐｌｅｙ）型ＡＺ１４７０ポジティ
ブホトレジストである。

ホトレジストは本技術分野で周知である写真平版マスク
およびエツチング技術によりパターン形成され、図示の
ようにゲート電極の一部、絶縁スペーサ１９および平坦
面１２の一部を覆うマスク３９を形成する。マスク３９
の位置合わせは厳密にする必要はない。マスク３９の縁
３９ａはゲート電極１８の中心線に揃うようにする。縁
３９ａの位置合わせのずれは、ゲート電極１８の側部１
８ａおよび１８ｂ間の距離の約２分の１未満であれば許
容することができる。

次の処理工程においては、基板の露出面がトリフルオロ
メタン（ＣＨＦ３　）およびアルゴンで反応性イオンエ
ツチングされて、スペーサ２０およびスペーサ２０の下
の二酸化シリコン層１７の部分を取り除き、１４Ｆ図に
示す１１造を形成する。

その後、ホトレジストのマスクが取り除かれる。

ゲート電極１８および絶縁スペーサ１９によってマスク
されていない平坦面に隣接した領域に、２００キロボル
トで１０１５原子／ｃ−Ｉ１１２の量のヒ素イオンを注
入する。その後、残った構造体は１０００℃で約１０秒
間の短時間の熱処理を行ってイオン注入を活性化し、第
４Ｆ図に示すように基板中に高濃度にドープされた深い
領域２５および２８を形成する。第４Ｆ図に示すように
、高濃度にドープされた領域２８は平坦面１２に隣接し
て形成された低濃度にドープされた領域２２を完全に包
含し、また高濃度にドープされた領域２５は平坦面１２
に隣接して形成された低濃度にドープされた領域２１の
一部を含有する。

次の処理工程は第４Ｇ図に示されている。つ工−ハの表
面は、シランおよび酸素を使用して化学蒸着法によって
約０．５ミクロンの厚さに堆積された二酸化シリコンの
層３０によって覆われる。

その後、二酸化シリコンの層３０は本技術分野に専門知
識を有する者に周知である写真平版マスクおよびエツチ
ング技術を使用してパターン形成されて、ソース領１ｉ
ｆｉ２８およびドレイン領域２５用の開口部３１および
３２を形成し、またゲート電極１８用の開口部３３（第
１図）を形成する。処理のこの点において、金属接触部
（図示せず）が、能動領域１５内に形成されたトランジ
スタのソース領域２８、ドレイン領域２５およびゲート
電極１８に対して設けられる。

上述した本発明の実施例はＮチャンネルトランジスタを
Ｐ型シリコン基板に形成した場合であるが、Ｐチャンネ
ルトランジスタも同様にしてＮ型基板に形成することが
できる。

本発明の特定の実施例について詳しく説明したが、本技
術分野に専門知識を有する者にとって種々の変更を行い
得ることが理解されよう。本発明の真の精神および範囲
に入るこのようなすべての変更や変形は特許請求の範囲
に包含されるものである。

【図面の簡単な説明】

第１図は、本発明による電界効果トランジスタの平面図
であり、 第２図は、第１図の線２−２に沿って取られた第１図の
素子の内部構造を示す断面図であり、第３図は、第１図
の１３−３に沿って得られた第１図の素子の一部の内部
構造を示す別の断面図であり、 第４Ａ図乃至第４Ｇ図は、本発明による電界効果トラン
ジスタの製造工程を示す半導体ウェーハの一部分の断面
図である。 １０・・・電界効果トランジスタ、１２・・・平坦面、
１３・・・溝、１４・・・絶縁材料、１５・・・能動領
域、１７・・・簿い層、１８・・・ゲート電極、１９−
２０・・・絶縁スペーサ、 ２１．２２・・・低８１度にドープされた浅い領域、２
３．２６．２９・・・ＰＮ接合部、 ２５．２８・・・高ｍ度にドープされた深い領域、２７
・・・ＰＮ接合部の縁。 特許出願人

Claims (1)

1. 【特許請求の範囲】 １、平坦面を有する一方の導電型のシリコン半導体材料
   からなる基板と、 前記平坦面上に設けられた絶縁材料の薄い層と、絶縁材
   料の前記薄い層の上に設けられ、一対の対向する側部を
   有するゲート電極と、 第１および第２の対向する側部および基部を有する絶縁
   スペーサであって、該スペーサのｊＩｌｌの側部が前記
   ゲート電極の一方の側部に接していると共にそれと連続
   しており、前記スペーサの基部が絶縁材料の前記薄い層
   の露出した面に接している前記絶縁スペーサと、 第１の濃度の活性剤を有していて、前記平坦面に隣接し
   て前記スペーサの基部の下に位置し、前記基板と第１の
   ＰＮ接合部を形成する反対導電型の第１の浅い領域と、 前記第１の濃度の活性剤よりも実質的に高い濃度の第２
   の濃度の活性剤を有していて、前記平坦面に隣接し、前
   記基板と第２のＰＮ接合部を形成する反対の導電型の第
   １の深い領域であって、該第２のＰＮ接合部が前記絶縁
   スペーサの前記第２の側部に隣接して前記平坦面に縁を
   有している前記第１の深い領域と、 前記第２の濃度の活性剤にほぼ等しい第３の濃度の活性
   剤を有していて、前記平坦面に隣接した反対の導電型の
   第２の深い領域であって、前記ゲート電極の前記他方の
   側部に隣接して前記平坦面に縁を有する第３のＰＮ接合
   部を形成する前記第２の深い領域と、を有する電界効果
   トランジスタ。 ２、特許請求の範囲第１項記載の電界効果トランジスタ
   において、絶縁材料の前記薄い層および前記絶縁スペー
   サが二酸化シリコンで構成されている電界効果トランジ
   スタ。 ３、特許請求の範囲第２項記載の電界効果トランジスタ
   において、前記ゲート電極が高濃度にドープされた多結
   晶シリコンで構成されている電界効果トランジスタ。 ４、電界効果トランジスタを製造する方法であって、 平坦面を有する一方の導電型のシリコン半導体材料から
   なる基板を用意し、 前記平坦面上に絶縁材料の薄い層を形成し、絶縁材料の
   前記薄い層上に一対の対向する側部を有するゲート電極
   を形成し、 前記平坦面に隣接した前記基板中に反対導電型の低濃度
   にドープされた第１の浅い領域および反対導電型の低濃
   度にドープされた第２の浅い領域を形成し、こ１で前記
   第１の浅い領域は前記基板と第１のＰＮ接合部を形成し
   、該第１のＰＮ接合部は前記ゲート電極の前記側部の一
   方に隣接して前記平坦面に縁を有し、前記第１の浅い領
   域は第１の濃度の活性剤を有し、前記第２の浅い領域は
   前記基板と第２のＰＮ接合部を形成し、該第２のＰＮ接
   合部は前記ゲート電極の前記側部の他方に隣接して前記
   平坦面に縁を有し、前記第２の浅い領域は前記第１の濃
   度の活性剤に等しい第２の濃度の活性剤を有しており、 各々が第１および第２の対向する側部および基部を有す
   る第１および第２の絶縁スペーサを形成し、こ為で前記
   第１のスペーサの第１の側部は前記ゲート電極の一方の
   側部に接し、前記第１のスペーサの底部は絶縁材料の前
   記薄い層の露出面に接し、前記第２のスペーサの第１の
   側部は前記ゲート電極の他方の側部に接し、前記第２の
   スペーサの底部は絶縁材料の前記薄い層の露出面に接し
   ており、 前記第２のスペーサを取り除き、 前記平坦面に隣接した前記基板中に反対導電型？Ｖ第１
   の深い領域を形成し、こ為で該第１の深い領域は前記基
   板と第３のＰＮ接合部を形成し、該第３のＰＮ接合部は
   前記第１の絶縁スペーサの前記第２の側部に隣接して前
   記平坦面に縁を有し、前記第１の深い領域は前記第１の
   濃度の活性剤よりも実質的に高い第３の濃度の活性剤を
   有しており、 前記平坦面に隣接した前記基板中に反対導電型の第２の
   深い領域を形成し、こ１で該第２の深い領域は前記ゲー
   ト電極の前記他の側部の下にある前記平坦面に縁を有す
   る第４のＰＮ接合部を形成すると共に、前記第３の濃度
   の活性剤にほぼ等しい第４の濃度の活性剤を有し、前記
   第２の深い領域は前記第２の浅い領域を含有しているこ
   とからなる電界効果トランジスタの製造方法。 ５、特許請求の範囲第４項記載の方法において、前記第
   １の絶縁スペーサおよび第２の絶縁スペーサが、前記基
   板上に所定の厚さの二酸化シリコンの層を堆積し、その
   後前記基板の主面が露出するまで前記二酸化シリコン層
   を異方性エツチングすることによって形成される方法。 ６、特許請求の範囲第５項記載の方法において、前記ゲ
   ート電極の前記一方の側部を含むゲート電極の一部分の
   上および前記第１の絶縁スペーサの上に反応性イオンエ
   ツチングマスクが設けられ、二酸化シリコンを反応性イ
   オンエツチングするが、前記ゲート電極を構成する材料
   は反応性イオンエツチングしないガスを使用して、前記
   基板の露出面を反応性イオンエツチングし、これによっ
   て選択的に前記第２の絶縁スーベーザを取り除く方法。 ７、特許請求の範囲第６項記載の方法において、前記ゲ
   ート電極が高濃度にドープされた多結晶シリコンで構成
   されている方法。 ８、特許請求の範囲第７項記載の方法において、前記ガ
   スがトリフルオロメタンである方法。