JPH0335600A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH0335600A JPH0335600A JP1169934A JP16993489A JPH0335600A JP H0335600 A JPH0335600 A JP H0335600A JP 1169934 A JP1169934 A JP 1169934A JP 16993489 A JP16993489 A JP 16993489A JP H0335600 A JPH0335600 A JP H0335600A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor element
- peeled
- adhesive tape
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子上キャリアテープに粘着テープで
接着して搬送し、所定の位置で粘着テｆｆ剥がしてキャ
リアテープから分離し、基板に面実装する半導体素子の
実装方法に関する。
接着して搬送し、所定の位置で粘着テｆｆ剥がしてキャ
リアテープから分離し、基板に面実装する半導体素子の
実装方法に関する。
第３図（ａ） 、 （ｂｌ 、 （ｅｌは従来の半導体
素子の実装方法の一例金示す。
素子の実装方法の一例金示す。
図にふ・いてｌは半導体素子、２はキャリアテーグ、３
は粘着テープ、４は粘着材、５は基板、６は接着剤であ
る。
は粘着テープ、４は粘着材、５は基板、６は接着剤であ
る。
半導体素子１ｉキヤリアテープ２に粘着テープ３で接着
して搬送し、所定の位置で１図（ａ）に示すように、粘
着テープ３金剥がしてゆき、キャリアテープ２から分離
した半導体素子１ｉ真空チヤツク等（図示してない）で
保持し１図（ｂｌに示すように、あらかじめ仮止め用の
接着剤６金塗布して釦いた基板５の実装位置に位置合わ
せ金して接着し。
して搬送し、所定の位置で１図（ａ）に示すように、粘
着テープ３金剥がしてゆき、キャリアテープ２から分離
した半導体素子１ｉ真空チヤツク等（図示してない）で
保持し１図（ｂｌに示すように、あらかじめ仮止め用の
接着剤６金塗布して釦いた基板５の実装位置に位置合わ
せ金して接着し。
図（ｅ）に示すように、仮止めする。
そして、電極端子の半田付けなどを行ない実装する。
従来の実装方法では、あらかじめ基板の実装位置に仮止
め用の接着剤金塗布して釦かねばならず。
め用の接着剤金塗布して釦かねばならず。
このことが実装機械上複雑にするとともに１作業の効率
化の妨げになってきた。筐た。接着剤が素子電極４汚し
たシ、半導体素子の裏面状態によシ。
化の妨げになってきた。筐た。接着剤が素子電極４汚し
たシ、半導体素子の裏面状態によシ。
テーピングの剥離強度がばらつくという問題があった。
本発明は、上記の問題を解消するためになされたもので
、あらかじめ基板に仮止め用接着剤を塗布してふ・く必
要のない実装方法上提供することを目的とする。
、あらかじめ基板に仮止め用接着剤を塗布してふ・く必
要のない実装方法上提供することを目的とする。
粘着テープの半導体素子上接着する面を粘着材が剥離し
易い状態に加工し、該面上の粘着材金属く塗布した（該
面上のみの粘着材金属くしても。
易い状態に加工し、該面上の粘着材金属く塗布した（該
面上のみの粘着材金属くしても。
また、粘着テープ全域上の粘着材を厚くしてもよい）キ
ャリアテープｆ使用し、粘着テープ’ｌｊ（剥がすと、
粘着テープから剥離して半導体素子の裏面に粘着した状
態で残る粘着材によって半導体素子上基板の実装位置に
仮止めし１面実装する方法である。
ャリアテープｆ使用し、粘着テープ’ｌｊ（剥がすと、
粘着テープから剥離して半導体素子の裏面に粘着した状
態で残る粘着材によって半導体素子上基板の実装位置に
仮止めし１面実装する方法である。
第１図（ａ） 、 （ｂ）は本発明の実装方法の一例金
示す。
示す。
図′に釦いて１２．５は第３図の同一符号と同一または
相当するものを示し、３ａは半導体素子上接着する面１
３金粘着材が剥離し易い状態に加工した粘着テープ、４
ａは粘着チー７’ ３ ａの面１３上に厚く塗布した粘
着材である。
相当するものを示し、３ａは半導体素子上接着する面１
３金粘着材が剥離し易い状態に加工した粘着テープ、４
ａは粘着チー７’ ３ ａの面１３上に厚く塗布した粘
着材である。
所定の位置で１図（ａ）に示すように、粘着テープ３ａ
ｉ剥がしてゆくと、粘着材４ａが粘着テープ３ａから剥
離して、半導体素子ｌの裏面に粘着した状態で残る。
ｉ剥がしてゆくと、粘着材４ａが粘着テープ３ａから剥
離して、半導体素子ｌの裏面に粘着した状態で残る。
裏面に粘着材４ａが粘着した半導体素子ｌ金真空チャッ
ク等で保持し、基板５の実装位置に位置合わせ金して基
板５に押しつけ１図（ｂ）に示すように、仮止めする。
ク等で保持し、基板５の実装位置に位置合わせ金して基
板５に押しつけ１図（ｂ）に示すように、仮止めする。
第２図に示すように、半導体素子ｌを接着する面１３金
粘着剤が剥離し易い状態に加工した粘着チー７’ ３
ａ表面全域に粘着材４ａｉ厚く塗布したもの４使用して
も、粘着チー７’ ３ ａ ｆ剥がしてゆくと、半導体
素子ｌに粘着した粘着材部分は粘着テープ３ ａから剥
離して半導体素子ｌの裏面に残り、第１図の場合と同じ
結果が得られる。
粘着剤が剥離し易い状態に加工した粘着チー７’ ３
ａ表面全域に粘着材４ａｉ厚く塗布したもの４使用して
も、粘着チー７’ ３ ａ ｆ剥がしてゆくと、半導体
素子ｌに粘着した粘着材部分は粘着テープ３ ａから剥
離して半導体素子ｌの裏面に残り、第１図の場合と同じ
結果が得られる。
上記方法は、他のチップ型電子部品の面実装にも適用す
ることができる。
ることができる。
以上説明したように１本発明によれば、あらかじめ基板
の実装位置に仮止め用の接着剤金塗布する必要がなくな
り、実装機械が簡単になう１作業効率が向上し、実装コ
ストが下るとともに、素子電極が汚れることがなくなる
。また、粘着材が粘着テープから剥離される方式である
ため、半導体素子の裏面状態に左右されることなく、一
定の剥離強度が得られる効果がある。
の実装位置に仮止め用の接着剤金塗布する必要がなくな
り、実装機械が簡単になう１作業効率が向上し、実装コ
ストが下るとともに、素子電極が汚れることがなくなる
。また、粘着材が粘着テープから剥離される方式である
ため、半導体素子の裏面状態に左右されることなく、一
定の剥離強度が得られる効果がある。
第１図（ａ） 、 （ｂ）は本発明の実装方法の一例を
示す断面図、第２図は粘着テープ表面全域に粘着材金属
く塗布した例を示す断面図、第３図（ａ） 、 （ｂ）
、 （ｅ）は従来の半導体素子の実装方法を示す断面
図である。 １・・・半導体素子、２・・・キャリアテープ、３ａ・
・・粘着テープ、４ａ・・・粘着材、５・・・基板、１
３・・・粘着チー７’ ３ ａの加工面。 な−お図中同一符号は同−筐たは相当する部分金石す。
示す断面図、第２図は粘着テープ表面全域に粘着材金属
く塗布した例を示す断面図、第３図（ａ） 、 （ｂ）
、 （ｅ）は従来の半導体素子の実装方法を示す断面
図である。 １・・・半導体素子、２・・・キャリアテープ、３ａ・
・・粘着テープ、４ａ・・・粘着材、５・・・基板、１
３・・・粘着チー７’ ３ ａの加工面。 な−お図中同一符号は同−筐たは相当する部分金石す。
Claims (1)
- 【特許請求の範囲】 半導体素子をキャリアテープに粘着テープで接着して
搬送し、所定の位置で粘着テープを剥がしてキャリアテ
ープから分離し、真空チャック等で保持し基板の実装位
置に配置して面実装する半導体素子の実装方法において
、 粘着テープの半導体素子を接着する面を粘着材が剥離し
易い状態に加工し、該面上の粘着材を厚くしたキャリア
テープを製作する工程と、 半導体素子を上記キャリアテープに粘着テープで接着し
て搬送し、所定の位置で粘着テープを剥がしてキャリア
テープから分離し、粘着テープから剥離して該半導体素
子の裏面に粘着した状態で残った粘着材によって基板の
実装位置に仮止めする工程とを備えたことを特徴とする
半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169934A JPH0335600A (ja) | 1989-07-03 | 1989-07-03 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169934A JPH0335600A (ja) | 1989-07-03 | 1989-07-03 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335600A true JPH0335600A (ja) | 1991-02-15 |
Family
ID=15895630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169934A Pending JPH0335600A (ja) | 1989-07-03 | 1989-07-03 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335600A (ja) |
-
1989
- 1989-07-03 JP JP1169934A patent/JPH0335600A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319754B1 (en) | Wafer-dicing process | |
| EP1150552A3 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| US20020001670A1 (en) | Low cost electroless plating process for single chips and wafer parts and products obtained thereof | |
| EP0884766A3 (en) | Method of die bonding electronic component and die bonding apparatus therefor | |
| WO2004008486A3 (en) | Wafer bonding of thinned electronic materials and circuits to high performance substrates | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH0335600A (ja) | 半導体素子の実装方法 | |
| JPS61148852A (ja) | 半導体装置 | |
| JPS62276855A (ja) | 電子装置保護具、および電子装置保護具を用いた電子装置の実装方法 | |
| JP4342340B2 (ja) | 半導体装置の製造方法 | |
| JPH0689912A (ja) | 半導体チップ剥離治具及び半導体チップの剥離方法 | |
| JPS6323334A (ja) | 半導体素子処理方法 | |
| JPH05129431A (ja) | 接着テープ | |
| JP3402130B2 (ja) | キャリアフィルム付接着シート | |
| JPH0697211A (ja) | 半導体装置の製造方法 | |
| JP3701132B2 (ja) | 基板への接着用テープ貼着方法 | |
| JPH03176328A (ja) | 電子部品のテーピング方法 | |
| JP4011178B2 (ja) | 半導体装置の製造方法、それに使用する樹脂基板及びテープ | |
| JPS59117278A (ja) | Ｉｃソケツト | |
| KR100400762B1 (ko) | 반도체 웨이퍼의 다이본딩방법 | |
| JP4132726B2 (ja) | 拡張されたフィルム上の電子部品剥離装置 | |
| JP2737513B2 (ja) | 半導体装置貼付け用粘着テープ | |
| JPH01220801A (ja) | チップ状電気素子 | |
| JPH0637237A (ja) | 半導体装置のテーピング方法 | |
| JPH0772493A (ja) | 液晶ディスプレイの組立方法 |