JPH0335833B2 - - Google Patents
Info
- Publication number
- JPH0335833B2 JPH0335833B2 JP56202288A JP20228881A JPH0335833B2 JP H0335833 B2 JPH0335833 B2 JP H0335833B2 JP 56202288 A JP56202288 A JP 56202288A JP 20228881 A JP20228881 A JP 20228881A JP H0335833 B2 JPH0335833 B2 JP H0335833B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- region
- substrate
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法のうち、特に新
規な単結晶シリコン領域の形成方法に関する。
規な単結晶シリコン領域の形成方法に関する。
(2) 技術の背景
IC、LSIなどの半導体装置は、高集積化させる
ため、半導体製造の各プロセスにおいて、それぞ
れ鋭意検討が行われて、その成果が例えば高集積
メモリ素子などに現われていることは周知のとお
りである。半導体装置は高集積化されると、機能
の高速化、消費電力の減少、機器の小型化をはじ
めとして、信頼性の向上など多くの利点が生じ、
電子機器の発展に大きく役立つため、これは当然
のことと言える。
ため、半導体製造の各プロセスにおいて、それぞ
れ鋭意検討が行われて、その成果が例えば高集積
メモリ素子などに現われていることは周知のとお
りである。半導体装置は高集積化されると、機能
の高速化、消費電力の減少、機器の小型化をはじ
めとして、信頼性の向上など多くの利点が生じ、
電子機器の発展に大きく役立つため、これは当然
のことと言える。
(3) 従来技術と問題点
しかしながら、従来の半導体装置は、通常シリ
コン（Si）単結晶からなる基板面を、例えばリソ
グラフイ技術などの精密加工処理技術により微細
な半導体素子に形成せしめているが、一般に１つ
の平面上に多数の半導体素子を高密度に形成する
製法であるから、その高密度化、高集積化にも自
ら限度がある。
コン（Si）単結晶からなる基板面を、例えばリソ
グラフイ技術などの精密加工処理技術により微細
な半導体素子に形成せしめているが、一般に１つ
の平面上に多数の半導体素子を高密度に形成する
製法であるから、その高密度化、高集積化にも自
ら限度がある。
(4) 発明の目的
したがつて、本発明はこのような平面上に半導
体素子を形成するだけの製造方法、即ち二次元的
な構造方法から更に前進させた立体的（三次元
的）な製造方法を提案するもので、かくすること
によつて更に集積度を向上させることができ、既
にSOI（Si On Insulator）として注目されている
立体構造の１つの具体的な製法である。
体素子を形成するだけの製造方法、即ち二次元的
な構造方法から更に前進させた立体的（三次元
的）な製造方法を提案するもので、かくすること
によつて更に集積度を向上させることができ、既
にSOI（Si On Insulator）として注目されている
立体構造の１つの具体的な製法である。
(5) 発明の構成
本発明の半導体装置の製造方法は、シリコン基
板に低熱伝導性絶縁膜からなる島状領域を選択的
に形成した後、該基板の表面及び島状領域の表面
に多結晶シリコン膜を披着する工程と、該基板の
表面に形成されている多結晶シリコン膜と該島状
領域の表面に形成されている多結晶シリコン膜と
にビームアニールを施して、上記基板表面の多結
晶シリコン膜を残し、島状領域上の多結晶シリコ
ン膜のみを選択的に溶融してこれを多結晶シリコ
ン膜となす工程と、次いで該基板の熱酸化により
前記単結晶シリコン膜の表面、並びに前記基板表
面の多結晶シリコン膜の全部を同時に酸化してシ
リコン酸化膜を形成する工程と、該シリコン酸化
膜をほぼ均一な厚さで除去して前記島状領域上の
単結晶シリコン膜を表出する工程とを含むことを
特徴とする。
板に低熱伝導性絶縁膜からなる島状領域を選択的
に形成した後、該基板の表面及び島状領域の表面
に多結晶シリコン膜を披着する工程と、該基板の
表面に形成されている多結晶シリコン膜と該島状
領域の表面に形成されている多結晶シリコン膜と
にビームアニールを施して、上記基板表面の多結
晶シリコン膜を残し、島状領域上の多結晶シリコ
ン膜のみを選択的に溶融してこれを多結晶シリコ
ン膜となす工程と、次いで該基板の熱酸化により
前記単結晶シリコン膜の表面、並びに前記基板表
面の多結晶シリコン膜の全部を同時に酸化してシ
リコン酸化膜を形成する工程と、該シリコン酸化
膜をほぼ均一な厚さで除去して前記島状領域上の
単結晶シリコン膜を表出する工程とを含むことを
特徴とする。
(6) 発明の実施例
第１図ないし第４図は本発明にかゝる一実施例
の工程順断面図を示しており、先づ第１図に示す
ようにSi基板１上に化学気相成長（CVD）法あ
るいは高温酸化法の何れかで、膜厚5000〓の
SiO2膜を形成し、これをリソグラフイ技術によ
りパターンニングして、例えば数μｍ角の島状領
域２とした後、更にその全面にCVD法又はスパ
ツタ法にて膜厚5000〓程度の多結晶シリコン膜８
を被着させる。
の工程順断面図を示しており、先づ第１図に示す
ようにSi基板１上に化学気相成長（CVD）法あ
るいは高温酸化法の何れかで、膜厚5000〓の
SiO2膜を形成し、これをリソグラフイ技術によ
りパターンニングして、例えば数μｍ角の島状領
域２とした後、更にその全面にCVD法又はスパ
ツタ法にて膜厚5000〓程度の多結晶シリコン膜８
を被着させる。
次いで、第２図に示すように、その上面から電
子ビームを照射し、スキヤニングして、上記島状
領域２上に被着している多結晶シリコン膜を溶融
する。そうすると、これが凝固する際に単結晶シ
リコン膜４に生成される。一方、Si基板に直接被
着している多結晶シリコン膜３は多結晶膜のまゝ
残こる。これは下層がSiとSiO2との相異から、
多結晶シリコン膜の上昇温度が異なるためで、Si
は熱伝導が良く、SiO2は熱伝導が悪いから、
SiO2膜からなる島状領域上は多結晶シリコン膜
を溶融させても、Si基板上は熱放散が良くて、温
度が上昇しないから多結晶シリコン膜は溶融しな
い。更に詳しく述べると、ビームを固体表面に照
射したときの温度上昇θは θ＝Ｗ／πKa であらわされ、式中Ｗは入射エネルギー（ワツ
ト）、Ｋは熱伝導率、ａはビーム径を示すが、熱
伝導率ＫはSiでは0.84ジユール／cm・Ｓ・Ｋ、
SiO2では7.5×10-3ジユール／cm・Ｓ・Ｋで、両
者は２桁の相異があり、例えばSiO2膜からなる
島状領域２上が1000℃であつても、Si基板１上で
は僅か10℃しか温度上昇が生じない。この場合、
電子ビームの照射量は通常のビーム溶接時の照射
量と同程度の過大なエネルギーで、ビーム径は
100μｍが適当である。又、このようなビームア
ニール（ビーム熱処理）は電子ビームに限るもの
ではなく、レーザビームなど他のビーム系で照射
してもよい。
子ビームを照射し、スキヤニングして、上記島状
領域２上に被着している多結晶シリコン膜を溶融
する。そうすると、これが凝固する際に単結晶シ
リコン膜４に生成される。一方、Si基板に直接被
着している多結晶シリコン膜３は多結晶膜のまゝ
残こる。これは下層がSiとSiO2との相異から、
多結晶シリコン膜の上昇温度が異なるためで、Si
は熱伝導が良く、SiO2は熱伝導が悪いから、
SiO2膜からなる島状領域上は多結晶シリコン膜
を溶融させても、Si基板上は熱放散が良くて、温
度が上昇しないから多結晶シリコン膜は溶融しな
い。更に詳しく述べると、ビームを固体表面に照
射したときの温度上昇θは θ＝Ｗ／πKa であらわされ、式中Ｗは入射エネルギー（ワツ
ト）、Ｋは熱伝導率、ａはビーム径を示すが、熱
伝導率ＫはSiでは0.84ジユール／cm・Ｓ・Ｋ、
SiO2では7.5×10-3ジユール／cm・Ｓ・Ｋで、両
者は２桁の相異があり、例えばSiO2膜からなる
島状領域２上が1000℃であつても、Si基板１上で
は僅か10℃しか温度上昇が生じない。この場合、
電子ビームの照射量は通常のビーム溶接時の照射
量と同程度の過大なエネルギーで、ビーム径は
100μｍが適当である。又、このようなビームア
ニール（ビーム熱処理）は電子ビームに限るもの
ではなく、レーザビームなど他のビーム系で照射
してもよい。
このようにして、島状領域上に単結晶シリコン
膜４を生成した後、高温度に加熱し、加湿酸化す
れば第８図に示すように単結晶シリコンと多結晶
シリコンとでは酸化速度が異なり、多結晶シリコ
ンの方が酸化しやすいため、多結晶シリコン膜は
SiO2膜５に変化するが、単結晶シリコン膜４は
僅かに表面が酸化されるだけとなる。
膜４を生成した後、高温度に加熱し、加湿酸化す
れば第８図に示すように単結晶シリコンと多結晶
シリコンとでは酸化速度が異なり、多結晶シリコ
ンの方が酸化しやすいため、多結晶シリコン膜は
SiO2膜５に変化するが、単結晶シリコン膜４は
僅かに表面が酸化されるだけとなる。
次いで、第４図に示すようにフレオン（CF4）
ガスによるドライエツチングを行うと、表面の
SiO2膜がエツチング除去されて、SiO2膜２およ
び５上に多結晶シリコン膜４を露出させることが
できる。
ガスによるドライエツチングを行うと、表面の
SiO2膜がエツチング除去されて、SiO2膜２およ
び５上に多結晶シリコン膜４を露出させることが
できる。
このようにして形成した多結晶シリコン膜４に
半導体素子を形成すれば、素子分離帯を必要とし
ない二層目のICを形成することができる。
半導体素子を形成すれば、素子分離帯を必要とし
ない二層目のICを形成することができる。
(7) 発明の効果
以上の説明は二層目のIC素子領域を形成する
実施例であるが、勿論Si基板面にも従前通りにIC
素子を形成することが可能であるから、二層に積
み上げた立体構造のICとすることができて、し
たがつて本発明は著しく集積度を向上させる効果
のあるものである。
実施例であるが、勿論Si基板面にも従前通りにIC
素子を形成することが可能であるから、二層に積
み上げた立体構造のICとすることができて、し
たがつて本発明は著しく集積度を向上させる効果
のあるものである。
尚、上記実施例は島状領域２としてSiO2膜を
用いたが、その他の材料からなる低熱伝導性絶縁
膜を被着し、それにより島状領域を形成しても、
同様の結果が得られることは言うまでもない。
用いたが、その他の材料からなる低熱伝導性絶縁
膜を被着し、それにより島状領域を形成しても、
同様の結果が得られることは言うまでもない。
第１図ないし第４図は本発明にかゝる製造方法
の工程順断面図で、図中１はSi基板、２はSiO2
膜からなる島状領域、３は多結晶シリコン膜、４
は単結晶シリコン膜、５はSiO2膜を示す。
の工程順断面図で、図中１はSi基板、２はSiO2
膜からなる島状領域、３は多結晶シリコン膜、４
は単結晶シリコン膜、５はSiO2膜を示す。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板に低熱伝導性絶縁膜からなる島
状領域を選択的に形成した後、該基板の表面及び
島状領域の表面に多結晶シリコン膜を被着する工
程と、 該基板の表面に形成されている多結晶シリコン
膜と該島状領域の表面に形成されている多結晶シ
リコン膜とにビームアニールを施して、上記基板
表面の多結晶シリコン膜を残し、島状領域上の多
結晶シリコン膜のみを選択的に溶融してこれを単
結晶シリコン膜となす工程と、 次いで該基板の熱酸化により前記単結晶シリコ
ン膜の表面、並びに前記基板表面の多結晶シリコ
ン膜の全部を同時に酸化してシリコン酸化膜を形
成する工程と、 該シリコン酸化膜をほぼ均一な厚さで除去して
前記島状領域上の単結晶シリコン膜を表出する工
程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202288A JPS58102517A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202288A JPS58102517A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58102517A JPS58102517A (ja) | 1983-06-18 |
| JPH0335833B2 true JPH0335833B2 (ja) | 1991-05-29 |
Family
ID=16455051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202288A Granted JPS58102517A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102517A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111239A (en) * | 1980-01-07 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
-
1981
- 1981-12-14 JP JP56202288A patent/JPS58102517A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58102517A (ja) | 1983-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608548B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6089953A (ja) | 積層型半導体装置の製造方法 | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| JPH0335833B2 (ja) | ||
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JPH0467336B2 (ja) | ||
| JPS60249312A (ja) | 半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0722120B2 (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPH0440858B2 (ja) | ||
| JPS5831554A (ja) | 半導体装置の製造方法 | |
| JPS60140812A (ja) | 半導体装置の製造方法 | |
| JPS5893219A (ja) | 半導体装置の製造方法 | |
| JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
| JPH01202876A (ja) | ジョセフソン接合素子の作製方法 | |
| JPS6017910A (ja) | 半導体装置の製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JPS6321819A (ja) | 半導体装置の製造方法 | |
| JPS5886730A (ja) | 半導体装置の製造方法 |