JPH0336099Y2

JPH0336099Y2 -

Info

Publication number: JPH0336099Y2
Application number: JP9793682U
Authority: JP
Priority date: 1982-06-29
Filing date: 1982-06-29
Publication date: 1991-07-31
Also published as: JPS593611U

Description

【考案の詳細な説明】この考案は、オーデイオ信号を増幅する場合な
どに用いて好適なパルス幅変調増幅回路に関す
る。

従来、オーデイオ用の増幅回路として、オーデ
イオ信号（増幅すべき信号）をパルス幅変調回路
によつて一旦パルス信号に変換し、パルス信号の
形で効率のよい増幅を行なうようにしたパルス幅
変調増幅回路が知られている。例えば、第１図に
示す従来のパルス幅変調増幅回路は、信号入力端
子１に入力されるオーデイオ信号e_aと、キヤリア
発振器２が発生するキヤリア信号e_c（例えば周期
Ｔの矩形波信号）とをパルス幅変調回路３に供給
して、キヤリア信号e_cと等しい周波数を持ち、か
つオーデイオ信号e_aの振幅に応じたデユーテイー
比を持つパルス信号e_pを発生させると共に、この
パルス信号e_pをパルス増幅器４で増幅した後、ロ
ーパスフイルタ５によつてアナログ信号（前記オ
ーデイオ信号e_aの増幅信号）に複調してスピーカ
６等の負荷に供給するようにしたものである。

ところで、上述したようなパルス幅変調増幅回
路においては、キヤリア信号e_cの周波数が一定で
あるため、オーデイオ信号e_aの振幅が小さくした
がつてパルス信号e_pのデユーテイー比が第２図イ
に示すように略1/2になるような場合は、同パル
ス信号e_pの高周波成分は比較的少ないが、オーデ
イオ信号e_aの振幅が大きくなり第２図ロに示すよ
うにパルス信号e_pのデユーテイー比が１または０
に近付くと、その高周波成分は著るしく増加す
る。したがつて、この種のパルス幅変調増幅回路
においては、その総合伝達特性として、０％変調
時に必要とされる帯域幅の何倍もの広い帯域幅が
必要であるという問題があつた。

そこで、上記問題を解決するものとして、第３
図に示すようなパルス幅変調増幅回路が提案され
ている。この第３図のパルス幅変調増幅回路は、
オーデイオ信号e_aの信号レベル（振幅）を整流回
路７によつて検出すると共に、この検出結果であ
る電圧Vc（すなわち整流出力）を電圧制御形発振
器（以下、VCOを略称する）２の制御入力端子
へ供給し、これによつて、VCO２が出力するキ
ヤリア信号e_cの周波数を、オーデイオ信号e_aの信
号レベルが小さい時には第４図イに示すように従
来通りとし、また信号レベルが大きくなるにつれ
て同図ハに示すように低下するようにしたもので
ある。したがつて、このようなパルス幅変調増幅
回路によれば、変調度が低い場合のパルス信号e_p
（例えば第４図ロの波形）と、変調度が高い場合
のパルス信号e_p（例えば第４図ニの波形）の高周
波成分を、従来回路における０％変調時の高周波
成分と同程度にすることができ、これにより必要
とされる帯域幅を大幅に減少させることができ
る。

しかしながら、この第３図に示すようなパルス
幅変調増幅回路においては、VCO２として通常
のVCOを用いると、オーデイオ信号e_aの信号レ
ベルが零から正方向あるいは負方向に増加するに
つれてキヤリア信号e_cの周波数を低下させる必要
があるから、オーデイオ信号e_aを整流するための
整流回路７が不可欠となり、回路が複雑化すると
共に高価になつてしまうという問題があつた。

この考案は、以上の諸事情に鑑みてなされたも
ので、その目的とするところは、キヤリア信号の
周波数を、増幅すべき信号の振幅に応じて変化さ
せることができるキヤリア信号源としての可変周
波数発振回路を、整流回路等を設けることなく極
めて簡単な回路構成で実現し得るパルス幅変調増
幅回路を提供することにある。そして、この考案
の特徴は、可変周波数発振回路として、ミラー積
分回路と、ヒステリシスコンパレータとを順に縦
続接続し、かつ前記ヒステリシスコンパレータの
出力を前記ミラー積分回路へ帰還して構成した発
振部と、前記ヒステリシスコンパレータの出力を
トリガ入力とするトリガフリツプフロツプとを
各々設けて構成し、増幅すべき信号に比例した信
号を前記ミラー積分回路の入力信号として供給す
る一方、前記トリガフリツプフロツプの出力をキ
ヤリア信号として使用するようにしたことにあ
る。

以下、この考案の実施例を図面を参照しながら
詳細に説明する。

第５図は、この考案によるパルス幅変調増幅回
路の第１の実施例の構成を示す回路図であり、こ
の図において、第１図の各部に対応する部分には
同一の符号が付してある。第５図において、パル
ス幅変調回路３は、三角波のキヤリア信号を用い
るもので、その出力端と接地点との間には抵抗８
とコンデンサ９とが順次直列に介挿されている。
これら抵抗８、コンデンサ９は、パルス幅変調回
路３の出力パルス信号e_pから、キヤリア信号成分
を除去してオーデイオ信号e_aに比例した信号を取
り出すフイルタ回路を構成している。これら抵抗
８とコンデンサ９の接続点Ｐ１は、抵抗１０（値
R₁）を介してインバータ１１の入力端子に接続
され、同インバータ１１の入力端子と出力端子と
の間にはコンデンサ１２（値C₁）が介挿されて
いる。前記インバータ１１の電源電圧としては＋
１／２Vccと−１／２Vccとが各々供給されている。ここで、前記抵抗１０とインバータ１１とコンデン
サ１２とからなる部分は、前記接続点Ｐ１の信号
e₁を積分するミラー積分回路１３を構成してい
る。次に、前記インバータ１１の出力端子は抵抗
１４（値R₂）を介してインバータ１５の入力端
子に接続され、同インバータ１５の出力端子はイ
ンバータ１６の入力端子に接続され、同インバー
タ１６の出力端子と前記インバータ１５の入力端
子との間には抵抗１７（値R₃）が介挿されてい
る。そして前記インバータ１５，１６には、電源
電圧として＋１／２Vccと−１／２Vccとが各々供給されている。ここで前記抵抗１４，１７とインバー
タ１５，１６とからなる部分は、前記ミラー積分
回路１３の出力電圧を接地電位から正負両方向に
各々所定電圧隔つた２つのレベルとヒステリシス
特性を持つて比較するヒステリシスコンパレータ
１８を構成している。そして、インバータ１６の
出力端子と前記インバータ１１の入力端子との間
には、抵抗１９（値R₄）が介挿されている。以
上の部分において、ミラー積分回路１３とヒステ
リシスコンパレータ１８と抵抗１９とからなる部
分は、矩形波を発振する発振部２０を構成してい
る。ここで、インバータ１１の出力電圧のピーク
−ピーク間の値をΔvとすると、パルス信号e₂の
ピーク−ピーク間の電圧値は正負電源電圧の電位
差Vccに等しいので、 Vcc＝R₃／R₂Δv …(1) となる。また、コンデンサ１２に流れる電流は、
パルス信号e₂が正パルスの時、I₊＝１／２Vcc／R₄＋e₁／R₁ …(2) 負パルスの時、I_-＝１／２Vcc／R₄−e₁／R₁ …(3) となる。また、パルス信号e₂の正パルス周期を
T₁、負パルス周期をT₂とすると、周期Ｔ＝Ｑ／
Ｉの関係式および上記(1)式により、 T₁＝C₁Δv／I₊＝C₁R₂Vcc／I₊R₃ …(4) T₂＝C₁Δv／I_-＝C₁R₂Vcc／I_-R₃ …(5) となる。

したがつて、発振部２０の発振周波数Fosは、 Fos＝１／Ｔ＝１／T₁＋T₂＝R₃／C₁R₂Vcc・I₊I_-／I₊＋I_-＝R₃／C₁R₂Vcc・（Vcc／2R₄）²−（e₁／R₁）
²／Vcc／R₄ ＝R₃／4C₁R₂R₄・｛１−（2R₄／R₁）²・（e₁
／Vcc）²｝…(6) となる。また、同発振部２０の出力パルス信号e₂
（矩形波信号）のデユーテイー比Dosは、 Dos＝１／２−R₄／R₁（e₁／Vcc） …(7) となる。次に、前記インバータ１６の出力端子、
すなわち発振部２０の出力端は、JKフリツプフ
ロツプ２１のクロツク入力端CPに接続されてい
る。このJKフリツプフロツプ２１は、そのＪ端
子およびＫ端子が共に正電源端子２２（電源電圧
は＋１／２Vcc）に接続されて、トリガフリツプフロツプとしての動作を行なうように構成されてい
る。この場合、このJKフリツプフロツプ２１と
前記発振部２０とからなる部分は、この考案によ
る可変周波数発振回路２３を構成している。そし
て、このJKフリツプフロツプ２１のセツト出力
端子Ｑは、抵抗２４とコンデンサ２５とを順次介
して接地され、これら抵抗２４、コンデンサ２５
の接続点に得られる信号は、キヤリア信号e_cとし
て前記パルス幅変調回路３へ供給されている。

以上の実施例によれば、抵抗８とコンデンサ９
とからなるフイルタ回路は、パルス信号e_pからキ
ヤリア信号e_cの信号成分を除去してオーデイオ信
号e_aに比例した信号e₁を取り出す。そして、発振
部２０は、この信号e₁の電圧に応じて、(6)式に示
す周波数Fosを持ち、かつ(7)式に示すデユーテイ
比Dosを持つパルス信号e₂を出力する。この場
合、このパルス信号e₂の周波数Fosは(6)式から明
らかなように、信号e₁（すなわち信号e_a）の信号
レベルが零の時に最大であり、信号e₁の信号レベ
ルが正方向あるいは負方向に増加するにつれて減
少する。ところでこの場合、このパルス信号e₂の
デユーテイー比Dosも、(7)式で示すように、信号
e₁の信号レベルに応じて変化するが、このパルス
信号e₂はJKフリツプフロツプ２１によつて分周
されるため、このJKフリツプフロツプ２１が出
力するパルス信号e₃は、Fos／２の周波数を持ち、かつデユーテイー比が１／２のパルス信号となる。

そして、このパルス信号e₃は抵抗２３、コンデン
サ２４からなる積分回路によつて積分される。し
たがつて、この実施例によれば、キヤリア信号e_c
として、オーデイオ信号e_aの信号レベルが零の時
に最大周波数を持ち、かつ同オーデイオ信号e_aの
信号レベルが正方向あるいは負方向に増加するに
つれて周波数が減少する三角波信号を得ることが
できる。そしてこの場合、可変周波数発振回路２
３は３個のインバータと、１個のフリツプフロツ
プと、抵抗、コンデンサ等だけで構成することが
できるから、極めて簡単かつ安価な構成となる。
またこの場合、インバータ１１，１５，１６を
各々演算増幅器等に置換することも可能である
が、この種のパルス幅変調増幅回路においては、
キヤリア信号e_cの周波数のリニアリテイは重要で
はないから、安価なインバータを用いる方が有利
である。

なお、この第５図に示す実施例において、可変
周波数発振回路２３の入力信号として、オーデイ
オ信号e_aまたはローパスフイルタ５の出力信号を
直接使用するようにしてもよく、この場合は、抵
抗８、コンデンサ９が不要になる。

次に、第６図は、この考案の第２の実施例の構
成を示す回路図である。この図に示すパルス幅変
調増幅回路は、帰還ループ内においてキヤリア信
号を入力するダイレクト帰還方式のものであり、
また可変周波数発振回路として、第５図に示した
ものと同一構成の回路を用いたものである。

第６図において、この実施例のパルス幅変調増
幅回路は、非反転入力端子が信号入力端子１に接
続され、反転入力端子が抵抗２６を介して接地さ
れ、同反転入力端子と出力端子との間にコンデン
サ２７が介挿されて積分回路を構成する演算増幅
器２８と、この演算増幅器２８の出力信号e_xの電
圧をキヤリア信号e_cの電圧と比較する比較器２９
と、この比較器２９が出力するパルス信号e_pを増
幅する反転形のパルス増幅器３０と、相補結合さ
れた電力形電界効果トランジスタ３１ａ，３１ｂ
からなり、前記パルス増幅器３０によつて駆動さ
れる出力段パルス増幅回路３１と、この出力段パ
ルス増幅回路３１の出力を前記演算増幅器２８の
反転入力端子に帰還する抵抗３２とを設けて構成
し、前記出力段パルス増幅回路３１の出力をロー
パスフイルタ５を介して復調し、その復調信号を
スピーカ６に供給するようにしたものである。以
上の部分において、信号e_xは、キヤリア信号e_cの
周波数と同一周波数の三角波となり、かつその三
角波の立上り傾斜と立下り傾斜はオーデイオ信号
e_aの信号レベルにより決まるから、パルス信号e_p
として、キヤリア信号e_cと同一周波数を持ち、か
つデユーテイー比がオーデイオ信号e_aの信号レベ
ルに応じて変化するパルス信号を得ることができ
る。また、この実施例における可変周波数発振回
路２３は、ローパスフイルタ５の出力信号e₁（増
幅されたオーデイオ信号e_a）を直接入力し、かつ
その出力パルス信号e₃を抵抗２４、コンデンサ２
５からなる積分回路によつて三角波状のキヤリア
信号e_cに変換して前記比較器２９の入力端子に
供給するようになつている。

しかして、この第２の実施例においても、第１
の実施例と同様の効果を得ることができる。

次に、第７図は、この考案の第３の実施例を示
す回路図である。この図に示すパルス幅変調増幅
回路は、第２の実施例と同様にダイレクト帰還方
式のものであるが、出力段パルス増幅回路を
BTL構成にして電源利用効率を高めたものであ
る。

第７図において、オーデイオ信号e_aはボルテー
ジフオロワ回路３３と抵抗３４とを順次介して演
算増幅器２８の非反転入力端子に供給されてい
る。また出力段パルス増幅回路３１はBTL接続
されたパルス増幅回路３１_-1，３１_-2からなつて
いる。そして、これらパルス増幅回路３１_-1，３
１_-2の各出力信号は、トランス３５とコンデンサ
３６とからなるローパスフイルタ回路によつて復
調されて、信号出力端子３７ａ，３７ｂに各々供
給され、これら両端子３７ａ，３７ｂ間に介挿さ
れる負荷の両端を互いに逆位相の信号で駆動する
ようになつている。また、パルス増幅回路３１_-1
の出力信号の一部は、抵抗３８とコンデンサ３９
とからなる積分回路によつて復調されて、前記演
算増幅器２８の非反転入力端子にアナログ信号と
して負帰還されるようになつている。また、パル
ス増幅回路３１_-2の出力信号の一部は、第６図に
示した第２の実施例と同様、抵抗３２を介して、
積分回路を構成する演算増幅器２８の反転入力端
子にダイレクト帰還されている。また、可変周波
数発振回路２３は、比較器２９の出力パルス信号
e_pを抵抗８とコンデンサ９とからなるフイルタ回
路に供給した結果として得られる信号e₁、または
信号出力端子３７ａに得られる出力信号、または
ボルテージフオロワ回路３３の出力信号のいずれ
かを入力してオーデイオ信号e_aの信号レベルに応
じて周波数が変化するキヤリア信号（例えば三角
波信号）e_cを出力し、このキヤリア信号e_cを比較
器２９の入力端子に供給するようになつてい
る。

しかしてこの実施例においても、第１、第２の
実施例と同様の効果が得られる。

以上の説明から明らかなように、この考案のパ
ルス幅変調増幅回路は、ミラー積分回路と、ヒス
テリシスコンパレータとを縦続接続し、かつ前記
ヒステリシスコンパレータの出力を前記ミラー積
分回路へ帰還して構成した発振部と、前記ヒステ
リシスコンパレータの出力をトリガ入力とするト
リガフリツプフロツプとから構成される可変周波
数発振回路を設け、増幅すべき信号に比例した信
号を、前記ミラー積分回路の入力信号として供給
する一方、前記トリガフリツプフロツプの出力を
キヤリア信号として用いるようにしたので、増幅
すべき信号の信号レベルが零の時に最大周波数を
持ち、かつ同信号レベルが正方向あるいは負方向
に増加するにつれて周波数が減少するようなキヤ
リア信号を、極めて簡単かつ安価な回路構成で得
ることができる。

【図面の簡単な説明】

第１図は従来のパルス幅変調増幅回路の一例の
構成を示す回路図、第２図は同例の動作を説明す
るための波形図、第３図は従来のパルス幅変調増
幅回路の他の例の構成を示す回路図、第４図は同
例の動作を説明するための波形図、第５図はこの
考案の第１の実施例の構成を示す回路図、第６図
はこの考案の第２の実施例の構成を示す回路図、
第７図はこの考案の第３の実施例の構成を示す回
路図である。３……パルス幅変調回路、１３……ミラー積分
回路、１８……ヒステリシスコンパレータ、１９
……抵抗、２０…発振部、２１……トリガフリツ
プフロツプ（JKフリツプフロツプ）、２３……可
変周波数発振回路。

Claims

【実用新案登録請求の範囲】

キヤリア信号を、増幅すべき信号の振幅に応じ
てパルス幅変調し、前記増幅すべき信号をパルス
信号として増幅するパルス幅変調増幅回路におい
て、ミラー積分回路とヒステリシスコンパレータ
とを順に縦続接続しかつ前記ヒステリシスコンパ
レータの出力を前記ミラー積分回路へ帰還して構
成した発振部と、前ヒステリシスコンパレータの
出力をトリガ信号として入力するトリガフリツプ
フロツプとから構成される可変周波数発振回路を
設け、前記増幅すべき信号に比例した信号を前記
ミラー積分回路の入力信号として供給する一方、
前記トリガフリツプフロツプの出力を前記キヤリ
ア信号として用いるようにしたことを特徴とする
パルス幅変調増幅回路。