JPH0336220Y2 - - Google Patents
Info
- Publication number
- JPH0336220Y2 JPH0336220Y2 JP75082U JP75082U JPH0336220Y2 JP H0336220 Y2 JPH0336220 Y2 JP H0336220Y2 JP 75082 U JP75082 U JP 75082U JP 75082 U JP75082 U JP 75082U JP H0336220 Y2 JPH0336220 Y2 JP H0336220Y2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- circuit
- cooling fins
- pair
- cooling fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001816 cooling Methods 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Thyristors (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本考案は、ゲートターンオフ（GTO）サイリ
スタにスナバ回路とゲート回路を一体構成する
GTOサイリスタのユニツト構造に関する。
スタにスナバ回路とゲート回路を一体構成する
GTOサイリスタのユニツト構造に関する。
GTOサイリスタをゲート電流でターンオフさ
せるときのカソード電流（負荷電流）ｉとアノー
ド・カソード間電圧ｖの波形は第１図に示すよう
になる。この電流・電圧において、GTOサイリ
スタのターンオフ時のしや断可能な電流は、電圧
ｖの立上り傾斜dv／dt及び立上り初期に発生す
るスパイク電圧vSに大きく影響される。電圧傾斜
dv／dtの低減には、第２図に示すように、GTO
サイリスタ１に並列にバイパス用コンデンサ２と
ダイオード３の直列回路を接続し、該ダイオード
３に並列に放電抵抗４を接続した構成のスナバ回
路を設けることが知られている。スパイク電圧vS
はスナバ回路自体が持つインダクタンス分及びサ
イリスタとの接続リード線が持つインダクタンス
分などによつて発生し、このスナバ回路の構造と
サイリスタとの接続構造を適切にすることが望ま
れる。
せるときのカソード電流（負荷電流）ｉとアノー
ド・カソード間電圧ｖの波形は第１図に示すよう
になる。この電流・電圧において、GTOサイリ
スタのターンオフ時のしや断可能な電流は、電圧
ｖの立上り傾斜dv／dt及び立上り初期に発生す
るスパイク電圧vSに大きく影響される。電圧傾斜
dv／dtの低減には、第２図に示すように、GTO
サイリスタ１に並列にバイパス用コンデンサ２と
ダイオード３の直列回路を接続し、該ダイオード
３に並列に放電抵抗４を接続した構成のスナバ回
路を設けることが知られている。スパイク電圧vS
はスナバ回路自体が持つインダクタンス分及びサ
イリスタとの接続リード線が持つインダクタンス
分などによつて発生し、このスナバ回路の構造と
サイリスタとの接続構造を適切にすることが望ま
れる。
ここで、スナバ回路によるdv／dtの低減を効
果的にするためには、コンデンサ２の容量を大き
くすることが考えられるが、コンデンサ容量増大
には放電抵抗４の損失が大きくなり、スナバ回路
の大型化、コストアツプなど装置実装上で問題に
なる。特に、GTOサイリスタが誘導性負荷を持
つ場合に従来のスナバ回路ではdv／dt、スパイ
ク電圧vSの抑制が難しく、素子破壊を起す問題が
あつた。
果的にするためには、コンデンサ２の容量を大き
くすることが考えられるが、コンデンサ容量増大
には放電抵抗４の損失が大きくなり、スナバ回路
の大型化、コストアツプなど装置実装上で問題に
なる。特に、GTOサイリスタが誘導性負荷を持
つ場合に従来のスナバ回路ではdv／dt、スパイ
ク電圧vSの抑制が難しく、素子破壊を起す問題が
あつた。
これら問題を解消するものとして、第３図に示
すように、GTOサイリスタ１に並列に分流用ト
ランジスタ５を設け、ゲート回路６のオフゲート
電流をサイリスタ１に供給すると共にトランジス
タ５のベース電流にし、サイリスタ１のターンオ
フ時にサイリスタ主電流の一部をトランジスタ５
に分流させ、トランジスタ５のターンオフ速度が
サイリスタ１に比較して遅れることを利用して
dv／dtの抑制とvSの抑制を図るものを本出願人は
既に提案している。図中、７はトランジスタ５の
逆バイアス破壊を防止するダイオードである。
すように、GTOサイリスタ１に並列に分流用ト
ランジスタ５を設け、ゲート回路６のオフゲート
電流をサイリスタ１に供給すると共にトランジス
タ５のベース電流にし、サイリスタ１のターンオ
フ時にサイリスタ主電流の一部をトランジスタ５
に分流させ、トランジスタ５のターンオフ速度が
サイリスタ１に比較して遅れることを利用して
dv／dtの抑制とvSの抑制を図るものを本出願人は
既に提案している。図中、７はトランジスタ５の
逆バイアス破壊を防止するダイオードである。
本考案は、スナバ回路と主電流分流用トランジ
スタを持つGTOサイリスタのユニツト化を図る
において、スパイク電圧の発生を極力少なくして
主電流の分流効果を一層高めることができる
GTOサイリスタのユニツト構造を提供すること
を目的とする。
スタを持つGTOサイリスタのユニツト化を図る
において、スパイク電圧の発生を極力少なくして
主電流の分流効果を一層高めることができる
GTOサイリスタのユニツト構造を提供すること
を目的とする。
第４図は本考案の一実施例を示す側面図ａとＡ
−Ａ線に沿つた矢視図ｂである。平型のGTOサ
イリスタ１のアノード導体１Ａとカソード導体１
Ｂの夫々の面には冷却フイン８，９が圧接され
る。これら冷却フイン８，９はサイリスタ１を中
心として互いに逆方向に偏心した位置で該サイリ
スタに面接し、一対のボルト１０とナツト１１に
よる共絞めでサイリスタ１を挾持する。冷却フイ
ン８にはその偏心取付けにより確保する冷却フイ
ン９に対向しないボルト１０方向部分にトランジ
スタ５をビス止めしてコレクタを冷却フイン８を
導体としてサイリスタ１のアノードに接続し、冷
却フイン９にはトランジスタ５側のフイン側面に
ダイオード７を植設して冷却フイン９を導体とし
てカソードをサイリスタ１のカソードに接続し、
ダイオード７のアノードとトランジスタ５のエミ
ツタを近接配置で短いリード線１２による直列接
続を得る。
−Ａ線に沿つた矢視図ｂである。平型のGTOサ
イリスタ１のアノード導体１Ａとカソード導体１
Ｂの夫々の面には冷却フイン８，９が圧接され
る。これら冷却フイン８，９はサイリスタ１を中
心として互いに逆方向に偏心した位置で該サイリ
スタに面接し、一対のボルト１０とナツト１１に
よる共絞めでサイリスタ１を挾持する。冷却フイ
ン８にはその偏心取付けにより確保する冷却フイ
ン９に対向しないボルト１０方向部分にトランジ
スタ５をビス止めしてコレクタを冷却フイン８を
導体としてサイリスタ１のアノードに接続し、冷
却フイン９にはトランジスタ５側のフイン側面に
ダイオード７を植設して冷却フイン９を導体とし
てカソードをサイリスタ１のカソードに接続し、
ダイオード７のアノードとトランジスタ５のエミ
ツタを近接配置で短いリード線１２による直列接
続を得る。
冷却フイン９にはその偏心取付けにより確保す
る冷却フイン８に対向しないボルト１０方向部分
にスナバ回路のダイオード３を植設してカソード
を冷却フイン９を通してサイリスタ１のカソード
に接続し、冷却フイン８にはダイオード３側のフ
イン側面に絶縁板１３を介在してコンデンサ２を
並設し、ダイオード３のアノードをコンデンサ２
の一端に短いリード線１４による接続を得、コン
デンサ２の他端と冷却フイン８のフイン一端部に
短いリード線１５によるサイリスタアノードへの
接続を得る。
る冷却フイン８に対向しないボルト１０方向部分
にスナバ回路のダイオード３を植設してカソード
を冷却フイン９を通してサイリスタ１のカソード
に接続し、冷却フイン８にはダイオード３側のフ
イン側面に絶縁板１３を介在してコンデンサ２を
並設し、ダイオード３のアノードをコンデンサ２
の一端に短いリード線１４による接続を得、コン
デンサ２の他端と冷却フイン８のフイン一端部に
短いリード線１５によるサイリスタアノードへの
接続を得る。
サイリスタ１のオン・オフゲート回路を収納す
るシールドボツクス１６は冷却フイン９との間に
隙間を持つて該冷却フイン９に絶縁側板１７及び
１８によつて固定し、トランジスタ５のベース端
子及びサイリスタ１のゲート端子、カソード端子
との間にリード線１９による接続を得る。
るシールドボツクス１６は冷却フイン９との間に
隙間を持つて該冷却フイン９に絶縁側板１７及び
１８によつて固定し、トランジスタ５のベース端
子及びサイリスタ１のゲート端子、カソード端子
との間にリード線１９による接続を得る。
従つて、本考案によるユニツト構造は、平型の
ゲートターンオフサイリスタのアノードとカソー
ド両面に互いに逆方向に偏心して一対の導電性冷
却フインで挾持し、この一対の冷却フインが互い
に対向しない一方の空間部分に位置させかつ冷却
フインを接続導体として分流回路素子を設け、他
方の空間部分に位置させかつ冷却フインを接続導
体としてスナバ回路素子を設けるため、分流用ト
ランジスタと逆バイアス防止用ダイオードの接続
のためのリード導体及びスナバ回路のダイオード
とコンデンサの接続のためのリード導体を短くす
ることができ、さらにこれらトランジスタやダイ
オードとゲートターンオフサイリスタとの接続に
冷却フインを導体として低いインダクタンス分に
することができ、サイリスタのターンオフ時に発
生するスパイク電圧の１つの原因となるリード線
の短縮を可能として素子破壊を防止即ちしや断電
流の向上を図ることができる。また、スナバ回路
と分流回路の協動によるdv／dtの確実な抑制を
図ることができる。また、組立構造としては冷却
フインにダイオード、トランジスタ、コンデン
サ、シールドボツクスをあらかじめ取付けてお
き、サイリスタを挾持したボルト絞めで組立て、
最後にリード線接続を施すという比較的簡単な組
立てになる。
ゲートターンオフサイリスタのアノードとカソー
ド両面に互いに逆方向に偏心して一対の導電性冷
却フインで挾持し、この一対の冷却フインが互い
に対向しない一方の空間部分に位置させかつ冷却
フインを接続導体として分流回路素子を設け、他
方の空間部分に位置させかつ冷却フインを接続導
体としてスナバ回路素子を設けるため、分流用ト
ランジスタと逆バイアス防止用ダイオードの接続
のためのリード導体及びスナバ回路のダイオード
とコンデンサの接続のためのリード導体を短くす
ることができ、さらにこれらトランジスタやダイ
オードとゲートターンオフサイリスタとの接続に
冷却フインを導体として低いインダクタンス分に
することができ、サイリスタのターンオフ時に発
生するスパイク電圧の１つの原因となるリード線
の短縮を可能として素子破壊を防止即ちしや断電
流の向上を図ることができる。また、スナバ回路
と分流回路の協動によるdv／dtの確実な抑制を
図ることができる。また、組立構造としては冷却
フインにダイオード、トランジスタ、コンデン
サ、シールドボツクスをあらかじめ取付けてお
き、サイリスタを挾持したボルト絞めで組立て、
最後にリード線接続を施すという比較的簡単な組
立てになる。
第１図はGTOサイリスタのターンオフ時波形
図、第２図はGTOサイリスタのスナバ回路図、
第３図はGTOサイリスタにスナバ回路と分流回
路を設けた回路図、第４図は本考案の一実施例を
示すユニツト構造図である。 １……GTOサイリスタ、５……分流用トラン
ジスタ、６……ゲート回路、７……逆バイアス防
止用ダイオード、８，９……冷却フイン、１３…
…絶縁板、１６……シールドボツクス。
図、第２図はGTOサイリスタのスナバ回路図、
第３図はGTOサイリスタにスナバ回路と分流回
路を設けた回路図、第４図は本考案の一実施例を
示すユニツト構造図である。 １……GTOサイリスタ、５……分流用トラン
ジスタ、６……ゲート回路、７……逆バイアス防
止用ダイオード、８，９……冷却フイン、１３…
…絶縁板、１６……シールドボツクス。
Claims (1)
- ゲートターンオフサイリスタにスナバ回路と分
流トランジスタ回路を並列接続する組立構造にお
いて、平型のゲートターンオフサイリスタ１のア
ノードとカソード両面に互いに逆方向に偏心して
該サイリスタを一対の導電性冷却フイン８，９で
挾持し、上記一対の冷却フインが互いに対向しな
い一方の空間部分に位置しかつ該一対の冷却フイ
ンの一方の冷却フイン８に接続固定される分流用
トランジスタ５と他方の冷却フイン９に接続固定
される逆バイアス防止用ダイオード７とをリード
導体１２で接続した分流回路を設け、上記一対の
冷却フインが互いに対向しない他方の空間部分に
位置しかつ該一対の冷却フインの一方の冷却フイ
ン８に絶縁固定されるコンデンサ２と他方の冷却
フイン９に接続固定されるダイオード３とをリー
ド導体１４で接続し、該コンデンサと一方の冷却
フイン８間をリード導体１５で接続したスナバ回
路を設け、上記一対の冷却フインの一方に隙間を
持つてゲート回路収納のシールドボツクスを並設
し、上記サイリスタ及びトランジスタとシールド
ボツクス内ゲート回路とをリード線１９で接続す
る構造を特徴とするゲートターンオフサイリスタ
のユニツト構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75082U JPS58103585U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのユニツト構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP75082U JPS58103585U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのユニツト構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103585U JPS58103585U (ja) | 1983-07-14 |
| JPH0336220Y2 true JPH0336220Y2 (ja) | 1991-07-31 |
Family
ID=30013809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP75082U Granted JPS58103585U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのユニツト構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103585U (ja) |
-
1982
- 1982-01-07 JP JP75082U patent/JPS58103585U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103585U (ja) | 1983-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4277169B2 (ja) | 電力用半導体モジュール | |
| KR920004032B1 (ko) | 전력 변환용 반도체 소자의 스냅퍼 회로와 그 모듈장치 | |
| JP3652934B2 (ja) | 電力変換装置 | |
| US12003188B2 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
| KR20010041692A (ko) | 전자 반도체 모듈 | |
| US4634891A (en) | Gate turn-off thyristor module | |
| JPH0336220Y2 (ja) | ||
| JP3156461B2 (ja) | スナバユニット | |
| CN109560067A (zh) | 一种分边连接功率电极组合及功率模块 | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| JP2003143868A (ja) | インバータ装置 | |
| JPH0541396U (ja) | インバータ装置 | |
| JPS6345009Y2 (ja) | ||
| CN109585437A (zh) | 一种多层功率模块 | |
| CN109768036A (zh) | 一种具有回流导电层的功率模块 | |
| JPH01209951A (ja) | 電力変換装置 | |
| KR200193083Y1 (ko) | 지티오 소자의 스너버 다이오드 구조 | |
| JP2680465B2 (ja) | スナバユニット | |
| JPS642542Y2 (ja) | ||
| JPH0541562Y2 (ja) | ||
| CN213879621U (zh) | 功率模块及风力发电机组的变流器 | |
| KR200193084Y1 (ko) | 지티오 소자의 병렬 접속구조 | |
| JPS6345008Y2 (ja) | ||
| JPH0382150A (ja) | スナバ回路 | |
| JPH0526773Y2 (ja) |