JPH0336769A - 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、アクティブマトリクス駆動方式の画像表示装
置に用いる薄膜トランジスタに係り、特に、ゲート絶縁
膜を膜の深さ方向にその膜質を変化させた薄膜トランジ
スタとその製造方法、並びにそれを用いたアクティブマ
トリクス回路基板と画像表示装置に関する。

【従来の技術】

ガラス等の絶縁基板上に多数個マトリクス状に形成され
た薄膜トランジスタは、画像表示装置に用いるアクティ
ブマトリクス回路基板のスイッチング素子として実用化
された。 第５図（ａ）に、現在、最も多く用いられている非晶質
シリコン薄膜トランジスタの要部断面構造図を示す。図
において、１はガラス板等の絶縁基板を、２はクロム膜
等の金属膜からなるゲート電極を、３はシリコン窒化膜
等からなるゲート絶縁膜を、４は非晶質シリコン膜から
なる半導体膜を、５１と６１はリン等を添加した非晶質
シリコン膜からなるｎ型半導体膜、５２と６２はアルミ
ニウム膜等の金属膜からなるドレイン電極あるいはソー
ス電極をそれぞれ示す、この薄膜トランジスタを複数個
二次元マトリクス状に配置し、前記ゲート電極同士を接
続して第Ｉのバスラインとし、前記ドレイン電極同士を
接続して第２のバスラインとすることによって、アクテ
ィブマトリクス回路基板が完成する。 なお、この種の薄膜トランジスタに関連するものとして
、例えば特開昭６３−１８１４７２号を挙げることがで
きる。

【発明が解決しようとする課Ｍ】

上記従来技術は、ゲート絶縁膜の加工性、例えばゲート
絶縁膜に電極取出しのための開孔部を設ける際に、この
間孔部内壁に傾斜エツチングを施すこと等については何
等配慮されていなかった。 そのため、第５図（ｂ）に示すように、ゲート絶縁膜の
エツチング段差（３″で表示）を介して、前記薄膜トラ
ンジスタの例えばソース電極６と表示画素電極７とを接
続する場合にこの段差３′により接続不良が発生したり
、また、第５図（Ｃ）に示すように、ゲート絶縁膜３の
エツチング段差３″上に例えばドレイン線（信号配線）
９が存在する場合に、この段差部分３′における配線抵
抗が増大し、断線し易くなるという問題があった。 したがって、本発明の目的は、上記従来の問題点を解決
することにあり、その第１の目的は、ゲート絶縁膜に傾
斜エツチングされた電極接続孔を有する薄膜トランジス
タを、第２の目的は、その製造方法を、第３の目的は、
それを用いたアクティブマトリクス回路基板を、そして
、第４の目的は、この改良されたアクティブマトリクス
回路基板を用いて構成した画像表示装置を、それぞれ提
供することにある。

【課題を解決するための手段】

上記本発明の第１の目的は、＃ｆＡ縁性縁板基板上それ
ぞれ離間して設けられたゲート電極とその他の配線及び
電極とを有してなる電極群と、前記電極群を覆うように
形成されたゲート絶縁膜と、少なくとも前記ゲート電極
上の前記ゲート絶縁膜上に位置するように配設された半
導体膜パターンと、前記半導体膜パターンの両端に少な
くとも前記ゲート電極と重なり部をもって配設されたド
レイン電極およびソース電極と、前記ドレイン電極およ
びソース電極の少なくとも一方と前記その他の配線電極
とを前記ゲート絶縁膜に設けられた開孔部を通して電気
的に接続された配線導体もしくは前記ドレイン電極およ
びソース電極の少なくとも一方と電気的に接続されかつ
前記ゲート絶縁膜に設けられたエツチング段差上に存在
する配線導体とを有してなる薄膜トランジスタにおいて
、前記ゲート絶縁膜を、その表面から深さ方向の前記基
板側に離れるに従って実質的にエツチング速度が漸次小
さくなるゲート絶縁膜で構成し、前記ゲート絶縁膜に設
けられた開孔部の壁面に段差もしくは傾斜部を設けて前
記開孔部壁面の傾斜を実質的に緩やかにしてなる薄膜ト
ランジスタにより、達成される。 そして、好ましくは、上記ゲート絶縁膜をシリコン系絶
縁薄膜で構成すると共に、前記ゲート絶縁膜中に水素も
しくは酸素を含有せしめ、水素の場合は絶縁膜の表面側
の含有量が大きく深さ方向に漸次小さくなる濃度勾配を
有し、酸素の場合は絶縁膜の表面側の含有量が小さく深
さ方向に漸次大きくなる濃度勾配を有してなる薄膜トラ
ンジスタにより、達成される。このように単一の絶縁膜
で、その表面から深さ方向にエツチング速度が漸次小さ
くなる性質を付与してもよいし、次に示すように多層膜
構成としてもよい。 つまり、上記ゲート絶縁膜を、エツチング速度の異なる
多層膜構造とすると共に、上記半導体パターンに接触す
る最外部の絶縁薄膜をエツチング速度の大なる薄膜で、
内部深さ方向の基板側に遠ざかるにつれ漸次エツチング
速度の小な薄膜で積層構成してなる薄膜トランジスタと
してもよく。 実用上はこの方が好ましい、なお、この多層膜による場
合、ゲート絶縁膜を構成する膜層数は、原理的にはトラ
ンジスタのゲートとして十分に作用する厚みであれば何
層でもよいが、ゲート絶縁膜製造装置に対する設備投資
や成膜条件の選択自由度を考慮すると、２〜４層にする
ことが実際的である。 上記第２の目的は、上記薄膜トランジスタを製造するに
際し、絶縁基板上にゲート電極とその他の配線電極とを
有してなる電極群パターンを形成した後、前記電極群を
覆うようにゲート！１！縁膜を形成する工程として、エ
ツチング速度の小さい薄膜から大きい薄膜の順に直列に
配置された複数の＃！縁縁膜膜形成室内真空を破らずに
順次移動しながら成膜形成する工程を有し、次いで薄膜
半導体パターンを形成した後、前記ゲート絶縁膜に所定
のレジストマスクパターンを用いてフッ素化合物気体に
よるドライエツチングにより電極取出し孔を設け、前記
絶縁基板上に設けた電極群の一部を露出させる工程と、
前記薄膜半導体パターンの両端にドレイン電極及びソー
ス電極をそれぞれ離間して設けると共に、前記ドレイン
電極が前記電極取出し孔を通して基板上の配線電極に接
続形成される工程もしくは前記ドレイン電極及びソース
電極の少なくとも一方と電気的に接続された配線導体を
前記ゲート絶縁膜に設けられたエツチング段差上に存在
させる工程とを有してなる薄膜トランジスタの製造方法
により、達成される。上記ゲート絶縁膜としては、例え
ばシリコン窒化膜の如きシリコン系絶縁物が好ましい。 上記第３の目的は、上記薄膜トランジスタを同一絶縁基
板上に複数個マトリクス状に配設し、各薄膜トランジス
タの上記ゲート電極を接続して第１のバスラインとし、
上記ドレイン電極を上記ゲート絶縁膜に設けた電極取出
し孔を通して上記絶縁基板状に設けた配線電極と接続し
て第２のバスラインとしてなるマトリクス回路基板によ
り、達成される。 上記第４の目的は、上記マトリクス回路基板に設けられ
た薄膜トランジスタ間のゲート絶縁膜上に、表示画素電
極群を配設すると共に、この表示画素電極群の各電極端
子をそれぞれ対応する前記薄膜トランジスタのソース電
極に接続し、さらに前記表示画素電極群に対向して対向
電極を設け、しかも前記表示画素電極群と対向電極との
間隙に液晶を充填、密閉して表示セルを構成してなる画
像表示装置により、達成される。なお、上記表示画素電
極は、ゲート絶縁膜上に形成する代りに、予めゲート電
極と同一面に設けておくこともでき。 この場合は上記表示画素電極上のゲート絶縁膜をエツチ
ングにより除去してから、薄膜トランジスタのソース電
極と電気的に接続する。

【作用】

本発明では、半導体パターンに接するゲート絶縁膜のエ
ツチング速度を、それより下層部深さ方向のそれより大
きくしているため、ゲート絶縁膜上層部でのサイドエツ
チング量が、下層部より大きくなり、それによりゲート
絶縁膜の傾斜エツチングが可能になる。

【実施例】

実施例　１ 以下、本発明の一実施例を第１図〜第３図により説明す
る。 第１図（ａ）は１本発明を適用した薄膜トランジスタの
断面図を、同図（ｂ）は、ゲート絶縁膜に用いたシリコ
ン窒化膜のフッ素化合物気体を用いたドライエツチング
のエツチング速度とゲート絶縁膜中の水素含有量の深さ
方向のプロファイルの概略を示したものである０図にお
いて、１はガラス基板等の絶縁性基板を、２はクロム等
の金属膜からなるゲート電極を、３はシリコン系絶縁薄
膜からなるゲート絶縁膜を、４は非晶質シリコン膜から
なる半導体膜パターンを、５１と６１はリン（Ｐ）を添
加したｎ型の非晶質シリコン膜からなる半導体膜を、５
２と６２はアルミニウム等の金属膜を、５はドレイン電
極を、６はソース電極をそれぞれ示す。そして、本発明
を適用したところは、第１図（ｂ）に示したようにゲー
ト絶縁膜３の膜質を膜の深さ方向で変化させ、フッ素化
合物気体によるドライエツチング速度を半導体膜パター
ン４に近くなるほど大きくし、離れるほど小さくした点
にある６本実施例では、ゲート絶縁膜中のＮ　／　Ｓ　
ｉ比が１．３以上の膜となる範囲でシリコン窒化膜の成
膜条件を変化させた。そして、膜内の水素含有量を変化
させることにより膜密度を変化させ、エツチング速度に
深さ方向の分布をもたせている。 以下、第２図により、この薄膜トランジスタの製造プロ
セスを説明する。 第２図（ａ）は、第１図に示した薄膜トランジスタの製
造プロセスフローを、同図（ｂ）は、プラズマＣＶ　Ｄ
　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉ
ｏｎ）装置により、ゲート絶縁膜３および非晶質シリコ
ン膜４、ｎ型の非晶質シリコン膜５１，６１を成膜する
場合のブロック図を示す。第、２図（ｂ）において、１
０１はロード室を、１０２はゲート絶縁膜の成膜室を、
１０２０はゲート絶縁膜成膜条件のコントロールユニッ
トを、１０３は半導体膜の成膜室を、１０４はｎ型半導
体膜の成膜室を、１０５はアンロード室を示す。以下、
第２図（ａ）に従って第１図に示した薄膜トランジスタ
の製造プロセスの概略を説明する。 （Ａ）工程ニガラス板等の絶縁性基板１上に、クロム膜
（Ｃｒ）膜等の金属膜をスパッタリング法等により成膜
し、周知のホトエツチングによりゲート電極２のパター
ンを形成する。 （Ｂ）工程：ゲート電極パターンを形成した基板を第２
図（ｂ）に示したプラズマＣＶＤ装置のロード室１０１
にセットし、予備加熱を行い、ロード室１０１の真空排
気を行う、その後、ゲート絶縁膜の成膜室１０２に基板
を移し、シランと窒素。 アンモニア等の反応ガスを導入し、コントロール（制御
）ユニットにより反応ガス組成や成膜電力。 成膜ガス圧、成膜温度等の成膜条件を変化させながら、
第１図（ｂ）に示すような条件を満足するように、ゲー
ト絶縁膜３とするシリコン窒化膜を成膜する。すなわち
、ゲート絶縁膜３中の水素含有量のコントロールは、例
えばＣＶＤの原料ガス成分組成を膜厚が増加するにつれ
変化させればよく、シランに対するアンモニアの流量を
大きくすれば水素含有量が大きくなる。また、ＣＶＤ時
の温度を高くコントロールすると水素の含有量は少なく
、低くコントロールすると多くすることができる。 （Ｃ）工程：ゲート絶縁膜３を成膜した基板を半導体膜
の成膜室１０３に移し、シランと水素から非晶質シリコ
ン膜を成膜する。 （Ｄ）工程：非晶質シリコン膜を成膜した基板をｎ型半
導体膜の成膜室１０４に移し、シランとホスフィン、水
素からｎ型の非晶質シリコン膜を成膜する。その後、ア
ンロード室１０５で冷却してから基板を取出す。 （Ｅ）工程：周知のホトレジスト工程とドライエツチン
グにより、非晶質シリコン膜等からなるシリコン系半導
体膜アイランドパターン４を形成する。 （Ｆ）工程二周知のホトレジスト工程とドライエツチン
グにより、シリコン系絶縁薄膜からなるゲート絶縁膜３
を選択的にエツチングし、ゲート電極の端子出しを行う
。なお、エツチングされたこの部分は第１図に示されて
いない。 （Ｇ）工程ニアルミニウム等の金属膜をスパッタリング
法で成膜し、周知のホトエツチング工程により金属膜か
らなる電極パターン５２と６２を形成する０次いで、周
知のドライエツチングにより、チャネル上のｎ型の非晶
質シリコン膜を５１と６１に分離し、ドレイン電極５と
ソース電極６とする。 以上で第１図に示した薄膜トランジスタが完成する。本
発明を適用した点は、（Ｂ）工程において、シリコン窒
化膜の水素含有量に膜厚方向の分布をつけてフッ素化合
物気体によるドライエツチング速度を変化させたところ
である。以下１本発明の効果を、ゲート絶縁膜のエツチ
ング段差でのドレインバスラインとドレイン端子の接続
を示した第３図に従って説明する。 第３図は、その工程の流れを示した図で１図において、
１は絶縁性基板、３はゲート絶縁膜、９はドレインバス
ライン、９′はドレイン端子、１０はレジストパターン
を示す。 （Ａ）工程はゲート絶縁膜３をエツチングするためのレ
ジストパターン１０を形成した様子を、（Ｂ）工程はフ
ッ素化合物気体を用いたドライエツチングによりゲート
絶縁膜３を加工している時のエツチングの進む様子を、 （Ｃ）工程はエツチングが完了した様子を、（Ｄ）工程
はレジストパターン１０を除去した後。 ゲートｌ／／Ａ縁膜３のエツチング段差を介してドレイ
ンバスライン９とドレイン端子９を接続した様子を示す
。ゲート絶縁膜をエツチングすると、（Ｂ）工程におい
て、矢印で示したように、レジストパターン１０の下に
エツチング面が入り込む。本発明の適用により、エツチ
ング面がレジストパターン１０の下に入り込む量はゲー
ト絶縁膜３の上層部（レジストパターン１０に近い側）
で大きくなる。その結果、エツチングが完了した（Ｃ）
工程においては、ゲート絶縁膜３のエツチング段差は順
テーパで緩やかなものとなる。このため、ゲート絶縁膜
３のエツチング段差におけるドレインバスライン９とド
レイン端子９′との接続を完全なものとすることができ
る。例えば、ドレインバスライン９の配線幅がｌＯＩＩ
ｍ、配線を構成する薄膜の膜厚がシリコン窒化膜の膜厚
とほぼ同じであり、シリコン窒化膜のエツチング段差が
急峻で直角に近くなっている場合には、配線抵抗がＬｏ
ｏｋΩ以上になることも多く、時には断線する。このよ
うな問題が本発明の適用により解決されるのである。 同様の効果は、従来の第５図（ｂ）に示したように、薄
膜トランジスタのソース電極６と酸化スズや酸化インジ
ウムからなる表示画素電極７をゲート電極３のエツチン
グ段差部３′を通して接続した場合にも見られる。つま
り、前記第５図（ｂ）の表示画素電極７上のシリコン窒
化膜３はフッ素化合物気体を用いたドライエツチングに
より除去されるが、本発明の適用により、ゲート絶縁膜
３の上層部でのエツチング速度をその下層部より大きく
しているため、シリコン窒化膜のエツチング段差を第３
図（ｃ）と同様に順テーパで緩やがな傾斜とすることが
できる。その結果、ソース電極６と表示画素電極７との
接続部の信頼性を著しく高めることができる。たとえば
、シリコン窒化膜のエツチング段差ガ第５図（ｂ）のよ
うに急峻で直角に近くなっていると、接続不良となる場
合が多いが、本発明の適用によりこれらの問題がなくな
った。 本実施例では、ゲート絶縁膜３としてシリコン窒化膜を
用いているが、この場合には第１図に示した薄膜トラン
ジスタ自身の特性をも向上させることができ、好ましい
結果が得られる。これについて以下に詳しく説明すると
、シリコン窒化膜は組成が化学量論的組成５ｘｓＮ＊　
（Ｎ／Ｓｉ比＝４７３）のところでエツチング速度が小
さく、耐圧（絶縁破壊電場）の高い膜となる。しかし、
プラズマＣＶＤ法等により、化学量論的組成のシリコン
窒化膜を成膜すると、Ｓｉダングリングボンド（未結合
手）が多く存在し、ゲート純縁膜に適用した薄膜トラン
ジスタでは、ゲート電圧ストレスに対する安定性が良好
であるとはいえない。そのため、半導体膜パターン４と
接する領域のゲート絶縁膜３の組成をＮ　／　Ｓ　ｉ≧
４７３として（水素含有量増加を伴うことが多い）Ｓｉ
ダングリングボンドを減少させる必要がある。すなわち
、ゲート絶縁膜３に用いるシリコン窒化膜の組成を半導
体膜パターン４に近くなるほど、組成Ｎ　／　Ｓ　ｉ比
を大きくすることが、薄膜トランジスタの安定化に有効
である。このシリコン窒化膜の膜厚方向の膜質変化は本
発明と方向を同じにしている。言い換えれば、本発明の
適用によって、電極接続及び配線の信頼性向上と共に薄
膜トランジスタ自身の特性向上をもはかれることになる
。 以上述べてきた効果は、ゲート絶縁膜３の膜質を膜厚方
向で変化させ、半導体膜パターン４に近くなる（上層）
はどフッ素化合物気体によるドライエツチング速度を大
きくしたことによって生じている。本実施例では、ゲー
ト絶縁膜としてシリコン窒化膜を用いて、その組成等の
膜質を変化させているが、ゲート絶縁膜に用いるシリコ
ン系絶縁薄膜に酸素を添加し、その添加量を絶縁膜表面
から膜厚方向に離れるほど大きくしても良い。このシリ
コン系絶縁薄膜の膜質を変化させるのに、手動で成膜条
件を変化させても良いが５本実施例のように、ミニコン
ピユータやマイクロコンピュータ等のコントロールユニ
ットをシリコン系絶縁薄膜の成膜装置に具備させること
が有効である。 また、ゲート絶縁膜３は電気的耐圧を保証するために一
定以上の膜厚を必要とするが、量産性を上げるために、
２〜４ケに分離した、しかも直列に配列された成膜室で
真空を破らずに順次成膜しても差支えない。 実施例　２ 本実施例は実施例１に示した薄膜トランジスタ及びアク
ティブマトリクス回路基板を用いた液晶表示装置からな
る画像表示装置に関するもので、第４図（ａ）はその要
部の平面図、同図（ｂ）は断面図を示したものである。 図において、８０は第工図に示した薄膜トランジスタ８
９のドレイン電極５にドレインバスライン９を接続し、
ゲート電極２にゲートバスライン８を接続し、ソース電
極６に表示画素電極７を接続してなるアクティブマトリ
クス回路基板、２０は偏光板、２１はカラーフィルタ、
２３は透明導電膜からなる表示画素電極７の対向電極で
同じく透明導電膜から構成されているもの、２２．２６
はそれぞれ保護膜、２４は配向膜、２５はその空隙に充
填された液晶を示す。 この画像表示装置の例は、上記のような構成でカラー表
示用のものを示している。また、この表示装置は、周知
のカラー液晶表示装置の製造工程と同様な製造工程で容
易に製造することができる。 なお、実際の表示装置においては、第４図に示した構成
の他に、周知の画像表示郭動手段として、各種電気回路
制御系及び背面からの照明手段等が設けられるが、これ
らについては図示及び説明を省略した。 実施例　３ この実施例では、ゲート絶縁膜をエツチング速度の異な
る複数の膜で構成した多層膜ゲート絶縁。 膜を有する薄膜トランジスタの例を示すものである。し
たがって、本実施例の薄膜トランジスタは、ゲート絶縁
膜の構造が異るのみで他の部分は前記実施例１と基本的
に同一である。 以下、本発明の一実施例を第６図〜第１０図により説明
する。 第６図は、本発明を適用した薄膜トランジスタの断面図
を示したものである。図において、１はガラス基板等の
絶縁性基板を、２はクロム等の金属膜からなるゲート電
極を、３１はシリコン系絶縁薄膜からなるゲート絶縁膜
３の第１Ｎ目を、３２はシリコン系絶縁薄膜からなるゲ
ート絶縁膜３の第２層目を、４は非晶質シリコン膜から
なる半導体膜パターンを、５１と６１はリンを添加した
ｎ型の非晶質シリコン膜からなる半導体膜を。 ５２と６２はアルミニウム等の金属膜を、５はドレイン
電極を、６はソース電極を示す。本発明を適用したとこ
ろは、ゲート絶縁膜３を２層構造とし、フッ素化合物気
体を用いたドライエツチング速度を第１層目より第２層
目の方を大きくした点である。 以下、第７図により、この薄膜トランジスタの製造プロ
セスを説明する。 第７図（ａ）は、第６図に示した薄膜トランジスタのゲ
ート絶縁膜３と非晶質シリコン膜４、ｎ型の非晶質シリ
コン膜５１，６１を成膜するプラズマＣ，ＶＤ　（Ｃｈ
ｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装
置を、同図（ｂ）の（Ａ）〜（Ｈ）は前記薄膜トランジ
スタの製造プロセスフローを示す。 （Ａ）工程ニガラス板等の絶縁性基板１上に、クロム（
Ｃｒ）膜等の金属膜をスパッタリング法等により成膜し
、周知のホトエツチングによりゲート電極２のパターン
を形成する。 （Ｂ）工程：第７図（ａ）に示したプラズマＣＶＤ装置
のロード室１０１にセットし、試料１００の予備加熱、
ロード室１０１の真空排気を行う。 その後、第１の成膜室１０２１に試料を移し、シランと
窒素、水素の反応ガスを導入し、ゲート絶縁膜３の第１
層としてシリコン窒化膜からなる第１Ｍシリコン系絶縁
薄膜３１を成膜する。なお、この絶縁薄膜３１は水素原
子を１．５ＸＩＯ°／ｄ含有し、Ｎ／Ｓｉの原子比は約
１．３であった。 （Ｃ）工程：第１Ｍシリコン系絶縁薄膜３１を成膜した
試料１００を第２の成膜室１０２２に移し、シランと窒
素、水素の反応ガスを導入し、ゲート絶縁膜３の第２層
としてシリコン窒化膜等からなる第２Ｎシリコン系絶縁
薄膜３２を成膜する。この場合、反応ガス組成や成膜電
力等の成膜条件を第１層シリコン系１１１！！縁薄膜３
１の場合に変えて。 この第２層シリコン系絶縁薄膜３２の方が前記第１層シ
リコン系絶縁薄膜３１よりエツチング速度が大きくなる
ように選定する。この例では、絶縁薄膜３２として、水
素原子を２．５Ｘ１０”／ａｌ含有し、Ｎ／Ｓｉの原子
比が約１．４となった。 そして、エツチング速度は第１層の絶縁薄膜３１よりも
約５倍速いものであった。なお、第１層と第２層絶縁膜
の実用的なエツチング速度の差は、５〜１０％あれば十
分であり極端に大きくする必要はない。 （Ｄ）工程：ゲート絶縁膜３を成膜した試料を第３の成
膜室１０３に移し、シランと水素から非晶質シリコン膜
を成膜する。 （Ｅ）工程：非晶質シリコン膜を成膜した試料を第４の
成膜室１０４に移し、シランとホスフィン、水素からｎ
型の非晶質シリコン膜を成膜する。その後、アンロード
室１０５で冷却してから試料を取出す。 （Ｆ）工程：周知のホトレジスト工程とドライエツチン
グにより、非晶質シリコン膜等からなるシリコン系半導
体膜アイランドパターン４を形成する。 （Ｇ）工程：周知のホトレジスト工程とドライエツチン
グにより、シリコン系總縁薄膜からなるゲート絶縁膜３
をエツチングし、ゲート電極の端子出しを行う、なお、
エツチングされたこの部分は第６図に示していない。 （Ｈ）工程ニアルミニウム等の金属膜をスパッタリング
法で成膜し、周知のホトエツチング工程により金属膜か
らなる電極パターン５２と６２とを形成する。次いで、
周知のドライエツチングにより、チャネル上のｎ型の非
晶質シリコン膜を５１と６１に分離し、ドレイン電極５
とソース電極６とする。 以上で第６図に示した薄膜トランジスタが完成する。本
発明を適用した工程は（Ｂ）と（Ｃ）である。本発明の
効果を第８図〜第１０図でみることにする。第８図は、
第６図に示した薄膜トランジスタをアクティブマトリク
ス基板に適用し、ソース電極６と酸化スズや酸化インジ
ウムからなる表示画素電極７をゲート電極３のエツチン
グ段差を通して接続した例である。前記表示画素電極７
上のシリコン窒化膜はフッ素化合物気体を用いたドライ
エツチングにより除去されるが、本発明の適用により、
ゲート絶縁膜３の第２層目３２のエツチング速度を第工
層目３１より大きくしているため、図示の、とおりシリ
コン窒化膜のエツチング段差を緩やかなものとすること
ができる。その結果、ソースｉｌ！極６と表示画素Ｍｌ
電極の接続信頼性を実施例１の場合と同様に著しく高め
ることができる。たとえば、シリコン窒化膜のエツチン
グ段差が急峻で直角に近くなっていると、接続不良とな
る場合が多いが、本発明の適用によりこれらの問題がな
くなった。これは、第９図に示した例の場合により明確
になる。第９図は、本発明による薄膜トランジスタをア
クティブマトリクス基板に適用し、ゲート絶縁膜３上に
存在するドレインバスライン９の外部接続端子９′をガ
ラス基板等の絶縁性基板１上のゲート電極２やゲートバ
スライン８と同一面に配置している例である。なお、こ
れら絶縁性基板ｌ上の各電極及び配線等の電極群は、い
ずれも同一プロセスで形成されている。ドレインバスラ
イン９は明らかにゲート絶縁膜３の緩やかなエツチング
段差を通して接続端子９′と接続されている。このドレ
インバスライン９の配線幅が１０．、配線を構成する薄
膜の膜厚がシリコン窒化膜の膜厚とほぼ同じであり、シ
リコン窒化膜のエツチング段差が従来のように急峻で直
角に近くなっている場合には、配線抵抗が１００にΩ以
上になることも多く、時には断線になることがある。し
かし、第９図の場合には、本発明を適用しているために
、上記した配線の高抵抗化や断線の問題点はなくなって
いる。このような本発明の効果は、ゲート絶縁膜３を２
ｆｔＩ構造とし、これをエツチングする場合のエツチン
グ速度を上層（第２層目）側で大きくしたことによって
生じている。同様な効果は、ゲート絶縁膜３を３層以上
の多層にして、上層でエツチング速度を大きくしても得
られるが、量産する上での設備投資等を考えると、２〜
４層にしておくことが適当である。 また、ゲート絶縁膜３を構成する各層間の界面状態を清
浄に保つために、真空を破らずに連続成膜することが望
ましい。そして、ゲートＩＩ！ｉＩＩ膜３を構成する各
層の成膜室をこの実施例のように直列に分離配置すると
、生産性向上の効果がある。 更に、本発明によれば、非晶質シリコン薄膜トランジス
タ自身の特性を向上させたり、半導体膜である非晶質シ
リコン膜の白濁等の欠陥を防止できる効果がある。これ
を第１０図にて説明する。 第１０図（ａ）は本発明の効果を示す特性曲線図で、薄
膜トランジスタの実効移動度及びしきい値電圧変動量と
ゲート絶縁膜３の全体の厚みに対する第１層目の絶縁膜
３１の相対値との関係を示したものである。また、第１
０図（ｂ）はその原理を示す曲線図である。第１０図（
ｂ）は、シリコン窒化膜を成膜するときの反応ガス組成
（アンモニア／シランガス導入比）とそのフッ素化合物
気体（例えば、四フッ化メタンや六フッ化イオウ等）に
よるエツチング速度、それをゲート縫縁膜とした非晶質
シリコン薄膜トランジスタの実効移動度およびゲート電
圧ストレスによるしきい値電圧の変動量の関係を示した
ものである。発明者らが検討に用いたプラズマＣＶＤ装
置において、アンモニア／シランガス導入比がＯであっ
ても、シリコン窒化膜のＮ　／　Ｓ　ｉ比が１．３以上
になるように反応ガス中の窒素／シランガス導入比を１
５、成膜電力（周波数：１３．５６ＭＨｚ）を５００Ｗ
、反応ガス圧を７９，８Ｐａ、成膜温度を３００℃とし
た。アンモニア／シランガス導入比を増加させていくと
、成膜されるシリコン窒化膜の水素含有量と窒素含有量
が増加して膜が低密度化し、シリコン窒化膜のドライエ
ツチング速度が大きくなっていく。その上、アンモニア
／シランガス導入比を増加させていくと、シリコン窒化
膜のシリコンの未結合手が減少するので、シリコン窒化
膜をゲート絶縁膜とした非晶質シリコン薄膜トランジス
タのゲート電圧ストレスによるしきい値電圧シフトを小
さくできるが、非晶質シリコン膜／シリコン窒化膜（シ
リコン窒化膜上に非晶質シリコン膜が積層されている）
中にストレスが加わり、実効移動度が低くなる。第１０
図（ａ）は、第６図に示した薄膜トランジスタにおいて
、ゲート絶縁膜３の第１層目３１にドライエツチング速
度は小さいが、実効移動度を大きくするシリコン窒化膜
を適用し、第２層目３２にドライエツチング速度は大き
く、ゲート電圧ストレスによるしきい値電圧シフトを抑
制するシリコン窒化膜を適用した薄膜トランジスタの実
効移動度およびゲート電圧ストレスによるしきい値電圧
変動量と第Ｉ層目のシリコン窒化膜３１の相対膜厚（ゲ
ート絶縁膜の厚みを１とする）の関係を示したものであ
る。明らかに、第１Ｒ目３１と第２Ｒ目３２の特長が生
がされている。特に、第１層目のシリコン窒化膜３工の
相対膜厚を０．２〜０．８とした場合に効果的であるこ
とがわかる。また、ゲート絶縁膜の傾斜エツチングが可
能であることは容易にわかる。 また、非晶質シリコン薄膜トランジスタの半導体膜とし
て用いる非晶質シリコン膜は大きな圧縮応力（５Ｘ　１
０”Ｐａ以上の値となることもある）を示す。そのため
、ゲート絶縁膜の応力次第では、半導体膜／ゲート純縁
膜の全応力が圧縮側に大きくなると白濁し易くなる。第
１０図に示した例では、ゲート絶縁膜３の第１層目３１
を構成するシリコン窒化膜が圧縮応力であり、第２層目
３２を構成するシリコン窒化膜が引張り応力であること
から、第１Ｒ目３１と第２層目３２の厚みを調整するこ
とにより、ゲート絶縁膜の全応力を調整できることにな
る。従って、半導体膜／ゲート絶縁膜の全応力を調整す
ることにより、半導体１ｐｌＪ４を構成する非晶質シリ
コン膜の白濁等の欠陥を防止できる効果がある。 以上述べてきた効果は、ゲート絶縁膜３を２Ｍ構造とし
、それぞれの層がある膜質的条件を満たしていることに
よって生じている。上記してきた例では、ゲート絶縁膜
３を２Ｎにしているが、それ以上の多層にしてもさしつ
かえない。しかし、量産する上での効率や設備投資を考
えると、前述のとおり、２〜４層にすることが適当であ
る。また、上記した例では、ゲート絶縁膜３を構成する
各層をいずれもシリコン窒化膜とし、第１層目３工と第
２Ｒ目３２の膜質をその成膜条件（上記例では反応ガス
組成を取り上げたが１反応ガス導入量１反応ガス圧、成
膜電力、電源周波数、成膜温度等でもさしつかえない）
を変えることにより変化させた。しかし、本発明の同様
の効果を出すためには、ゲート絶縁膜３を４１或する下
層側の絶縁膜（たとえば３１）をシリコン酸化膜とした
り、半導体膜に接触する側の層に比較して、酸素添加量
を大きくしたシリコン窒化膜としても良い。 なお、この多層絶縁膜からなるゲート絶縁膜３を有する
実施例３の薄膜トランジスタで、実施例２と同様にアク
ティブマトリクス回路基板及びそれを用いた第４図と同
様の画像表示装置を組立てみたが、実施例２と同様な特
性を有する装置を得ることができた。 【発明の効果］ 本発明によれば、ゲート絶縁膜の半導体膜と接する層の
エツチング速度をそれより下層のものより大きくしてお
り、上層部でのサイドエツチング量を大きくできるので
、ゲート絶縁膜の傾斜エッチングが可能になる。従って
、かかる薄膜トランジスタを用いたアクティブマトリク
ス回路基板や画像表示装置においては、薄膜トランジス
タのソース電極と表示画素電極のゲート絶縁膜のエツチ
ング段差を通しての接続の信頼性が増すことや、ゲート
絶縁膜のエツチング段差による配線の抵抗増加や断線事
故を防止できる効果がある。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例の薄膜トランジスタの
断面構造図、第工図（ｂ）は第１図（ａ）に示した薄膜
トランジスタのゲート絶縁膜の性質を説明する曲線図、
第２図（ａ）は第１図（ａ）に示した薄膜トランジスタ
の製造工程図、第２図（ｂ）は本発明による製造方法の
一実施例を示す製造装置のブロックダイアグラム、第３
図は本発明のゲート絶縁膜のエツチングの様子を示す工
程図、第４図（ａ）及び（ｂ）は本発明による画像表示
装置の一実施例を示すそれぞれ平面図及び断面図、第５
図（ａ）、（ｂ）及び（ｃ）は従来の薄膜トランジスタ
及びアクティブマトリクス回路基板の断面図、第６図は
本発明の他の一実施例となる薄膜トランジスタの断面図
、第７図（ａ）は本発明の薄膜トランジスタを製造する
ための一実施例となる製造装置の概略図、第７図（ｂ）
は第７図（ａ）の装置による本発明薄膜トランジスタの
製造工程図、第８図と第９図はそれぞれ本発明の実施例
の効果を示すマトリクス回路基板の断面図、第１０図（
ａ）は本発明の薄膜トランジスタの効果を示す特性曲線
図、第１０図（ｂ）はその原理を説明する特性曲線図で
ある。 ［符号の説明１ １・・・絶縁性基板　　　　２・・・ゲート電極３・・
・ゲート絶縁膜 ３′・・・ゲート絶縁膜のエツチング段差部４・・・半
導体膜　　　　　５・・・ドレイン電極６・・・ソース
電極　　　　７・・・表示画素電極８・・・ゲートバス
ライン　９・・・ドレインバスライン９′・・・ドレイ
ン端子 ５１．６１・・・ｎ型の半導体膜 ５２．６２・・・金属膜　　２０・・・偏光板２１・・
・カラーフィルタ　２２．２６・・・保護膜２３・・・
対向電極　　　　２４・・・配向膜２５・・・液晶 ３１・・・第１層目のゲート絶縁膜 ３２・・・第２層目のゲート絶縁膜 ８０・・・アクティブマトリクス回路基板８９・・・薄
膜トランジスタ １０１・・・ロード室 １０２．１０２１．１０２２ ・・・ゲート絶縁膜の成膜室 １０２０・・・ゲート絶縁膜の成膜室の制御ユニット１
０３・・・半導体膜の成膜室 １０４・・・ｎ型の半導体膜の成膜室 １０５・・・アンロード室　１０７・・・カソード電極
１０８・・・高周波電源

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に、それぞれ離間して設けられたゲー
   ト電極とその他の配線及び電極とを有してなる電極群と
   、前記電極群を覆うように形成されたゲート絶縁膜と、
   少なくとも前記ゲート電極上の前記ゲート絶縁膜上に位
   置するように配設された半導体膜パターンと、前記半導
   体膜パターンの両端に少なくとも前記ゲート電極と重な
   り部をもって配設されたドレイン電極およびソース電極
   と、前記ドレイン電極およびソース電極の少なくとも一
   方と前記その他の配線電極とを前記ゲート絶縁膜に設け
   られた開孔部を通して電気的に接続された配線導体もし
   くは前記ドレイン電極およびソース電極の少なくとも一
   方と電気的に接続されかつ前記ゲート絶縁膜に設けられ
   たエッチング段差上に存在する配線導体とを有してなる
   薄膜トランジスタにおいて、前記ゲート絶縁膜を、その
   表面から深さ方向の前記基板側に離れるに従って実質的
   にエッチング速度が漸次小さくなるゲート絶縁膜で構成
   し、前記ゲート絶縁膜に設けられた開孔部の壁面に段差
   もしくは傾斜部を設けて前記開孔部壁面の傾斜を実質的
   に緩やかにしてなる薄膜トランジスタ。 ２、上記ゲート絶縁膜をシリコン系絶縁薄膜で構成する
   と共に、前記ゲート絶縁膜中に水素もしくは酸素を含有
   せしめ、水素の場合は絶縁膜の表面側の含有量が大きく
   深さ方向に漸次小さくなる濃度勾配を有し、酸素の場合
   は絶縁膜の表面側の含有量が小さく深さ方向に漸次大き
   くなる濃度勾配を有してなる請求項１記載の薄膜トラン
   ジスタ。 ３、上記ゲート絶縁膜を、エッチング速度の異なる多層
   膜構造とすると共に、上記半導体パターンに接触する最
   外部の絶縁薄膜をエッチング速度の大な薄膜で、内部深
   さ方向の基板側に遠ざかるにつれ漸次エッチング速度の
   小な薄膜で積層構成してなる請求項１記載の薄膜トラン
   ジスタ。 ４、請求項１、２もしくは３記載の薄膜トランジスタを
   製造するに際し、絶縁基板上にゲート電極とその他の配
   線電極とを有してなる電極群パターンを形成した後、前
   記電極群を覆うようにゲート絶縁膜を形成する工程とし
   て、エッチング速度の小さい薄膜から大きい薄膜の順に
   直列に配置された複数の絶縁薄膜形成室内を真空を破ら
   ずに順次移動しながら成膜形成する工程を有し、次いで
   薄膜半導体パターンを形成した後、前記ゲート絶縁膜に
   所定のレジストマスクパターンを用いてフッ素化合物気
   体によるドライエッチングにより電極取出し孔を設け、
   前記絶縁基板上に設けた電極群の一部を露出させる工程
   と、前記薄膜半導体パターンの両端にドレイン電極及び
   ソース電極をそれぞれ離間して設けると共に、前記ドレ
   イン電極が前記電極取出し孔を通して基板上の配線電極
   に接続形成される工程とを有してなる薄膜トランジスタ
   の製造方法。 ５、請求項１、２もしくは３記載の薄膜トランジスタを
   同一絶縁基板上に複数個マトリクス状に配設し、各薄膜
   トランジスタの上記ゲート電極を接続して第１のバスラ
   インとし、上記ドレイン電極を上記ゲート絶縁膜に設け
   た電極取出し孔を通して上記絶縁基板状に設けた配線電
   極と接続して第２のバスラインとしてなるマトリクス回
   路基板。 ６、請求項５記載のマトリクス回路基板に設けられた薄
   膜トランジスタ間に表示画素電極群を配設すると共に、
   この表示画素電極群の各電極端子をそれぞれ対応する前
   記薄膜トランジスタのソース電極に接続し、さらに前記
   表示画素電極群に対向して対向電極を設け、しかも前記
   表示画素電極群と対向電極との間隙に液晶を充填、密閉
   して表示セルを構成してなる画像表示装置。