JPH0337214Y2 - - Google Patents
Info
- Publication number
- JPH0337214Y2 JPH0337214Y2 JP1984046204U JP4620484U JPH0337214Y2 JP H0337214 Y2 JPH0337214 Y2 JP H0337214Y2 JP 1984046204 U JP1984046204 U JP 1984046204U JP 4620484 U JP4620484 U JP 4620484U JP H0337214 Y2 JPH0337214 Y2 JP H0337214Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- solenoid
- control pulse
- reset
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Magnetically Actuated Valves (AREA)
- Toys (AREA)
Description
【考案の詳細な説明】
技術分野
この考案は、自己保持型ソレノイドを電源投入
時に確実にリセツトできるようにしたソレノイド
駆動装置に関する。
時に確実にリセツトできるようにしたソレノイド
駆動装置に関する。
背景技術
昼夜連続作動の防犯カメラ等に接続するビデオ
テープレコーダは、テープ送り用のキヤプスタン
を間欠駆動する際のステツプ角度ムラを防止する
ため、円板状のフライホイールに、制動部材を圧
接せしめ、回転停止時におけるフライホイールの
慣性回転を極力抑える構成とされている。この慣
性回転抑止用の制動部材は、磁気テープを連続送
りして再生する場合には、通常フライホイールか
ら離間させて制動解除状態にしており、このため
プランジヤ・ソレノイド機構を用いて制動部材の
当接を解除する方法がよく用いられる。
テープレコーダは、テープ送り用のキヤプスタン
を間欠駆動する際のステツプ角度ムラを防止する
ため、円板状のフライホイールに、制動部材を圧
接せしめ、回転停止時におけるフライホイールの
慣性回転を極力抑える構成とされている。この慣
性回転抑止用の制動部材は、磁気テープを連続送
りして再生する場合には、通常フライホイールか
ら離間させて制動解除状態にしており、このため
プランジヤ・ソレノイド機構を用いて制動部材の
当接を解除する方法がよく用いられる。
第１図には、上記制動部材の当接状態を制御す
るためのプランジヤ・ソレノイド機構／とその駆
動回路２からなる従来のソレノイド駆動装置３が
示してある。
るためのプランジヤ・ソレノイド機構／とその駆
動回路２からなる従来のソレノイド駆動装置３が
示してある。
４は、長時間記録用のビデオテープレコーダの
フロントパネルに配設した、間欠送りモードと連
続送りモードを選択するためのモード選択スイツ
チで、マイクロコンピユータ内蔵の制御パルス発
生回路５に接続されている。駆動回路２は、
TC4538BPとTA7257Pの２個のIC回路２ａ，２
ｂを主体に構成されており、フロントパネルの電
源スイツチ６を介して直流電源＋Ｂから電流の供
給を受ける。
フロントパネルに配設した、間欠送りモードと連
続送りモードを選択するためのモード選択スイツ
チで、マイクロコンピユータ内蔵の制御パルス発
生回路５に接続されている。駆動回路２は、
TC4538BPとTA7257Pの２個のIC回路２ａ，２
ｂを主体に構成されており、フロントパネルの電
源スイツチ６を介して直流電源＋Ｂから電流の供
給を受ける。
一方のIC回路２ａは、外付けの抵抗R0とコン
デンサC0によつて決る遅延時間を有する単安定
マルチバイブレータであり、第２図Ａに示す制御
パルスSaの前縁部でトリガされるトリガ入力端
子と制御パルスSaの後縁部でトリガされるトリ
ガ入力端子が、両極性トリガ回路７を介して、制
御パルス発生回路５内のオープンコレクタ型出力
トランジスタＱのコレクタに接続してある。な
お、両極性トリガ回路７は、制御パルスの前縁部
で微分動作して第２図Ｂに示す出力Sbを形成す
る抵抗・コンデンサ型の微分回路７ｂと、制御パ
ルスの後縁部で微分動作して第２図Ｃに示す出力
Scを形成する抵抗・コンデンサ型の微分回路７
ｃとからなる。他方のIC回路２ｂは、第２図Ｄ
に示した上記IC回路２ａの出力Sdに応じて前記
プランジヤ・ソレノイド機構／のソレノイド／ｂ
を駆動するための往動方向通電用と復動方向通電
用の２個のアンドゲート回路８，９を有するもの
である。往動方向通電用のアンドゲート回路８
は、IC回路２ａの前縁部トリガ出力を抜き取り、
第２図Ｅに示す出力Seを形成するものであり、
２個の入力端子は、IC回路２ａの出力端子と直
流電源＋Ｂに接続されている。復動方向通電用の
アンドゲート回路９は、IC回路２ａの後縁部ト
リガ出力を抜き取り、第２図Ｆに示す出力Sfを形
成するものであり、２個の入力端子は、IC回路
２ａの出力端子と直流電源＋Ｂに接続されたイン
バータ回路１０の出力端子に接続されている。
デンサC0によつて決る遅延時間を有する単安定
マルチバイブレータであり、第２図Ａに示す制御
パルスSaの前縁部でトリガされるトリガ入力端
子と制御パルスSaの後縁部でトリガされるトリ
ガ入力端子が、両極性トリガ回路７を介して、制
御パルス発生回路５内のオープンコレクタ型出力
トランジスタＱのコレクタに接続してある。な
お、両極性トリガ回路７は、制御パルスの前縁部
で微分動作して第２図Ｂに示す出力Sbを形成す
る抵抗・コンデンサ型の微分回路７ｂと、制御パ
ルスの後縁部で微分動作して第２図Ｃに示す出力
Scを形成する抵抗・コンデンサ型の微分回路７
ｃとからなる。他方のIC回路２ｂは、第２図Ｄ
に示した上記IC回路２ａの出力Sdに応じて前記
プランジヤ・ソレノイド機構／のソレノイド／ｂ
を駆動するための往動方向通電用と復動方向通電
用の２個のアンドゲート回路８，９を有するもの
である。往動方向通電用のアンドゲート回路８
は、IC回路２ａの前縁部トリガ出力を抜き取り、
第２図Ｅに示す出力Seを形成するものであり、
２個の入力端子は、IC回路２ａの出力端子と直
流電源＋Ｂに接続されている。復動方向通電用の
アンドゲート回路９は、IC回路２ａの後縁部ト
リガ出力を抜き取り、第２図Ｆに示す出力Sfを形
成するものであり、２個の入力端子は、IC回路
２ａの出力端子と直流電源＋Ｂに接続されたイン
バータ回路１０の出力端子に接続されている。
ところで、プランジヤ・ソレノイド機構／は、
ソレノイド／ｂが、励磁状態を自己保持する自己
保持型であり、しかも通電を断つたあとも機械的
にプランジヤ／ａをロツクする構成とされてい
る。このため、例えばビデオテープレコーダの電
源スイツチ６を開成したあとで、モード選択スイ
ツチ４を閉成状態から開成状態に切り換えたよう
な場合には、次に電源を投入したときに、ソレノ
イド／ｂの励磁状態がモード選択スイツチ４によ
り選択されたモードに速やかに移行するようにし
なければならない。
ソレノイド／ｂが、励磁状態を自己保持する自己
保持型であり、しかも通電を断つたあとも機械的
にプランジヤ／ａをロツクする構成とされてい
る。このため、例えばビデオテープレコーダの電
源スイツチ６を開成したあとで、モード選択スイ
ツチ４を閉成状態から開成状態に切り換えたよう
な場合には、次に電源を投入したときに、ソレノ
イド／ｂの励磁状態がモード選択スイツチ４によ
り選択されたモードに速やかに移行するようにし
なければならない。
しかるに、上記従来のソレノイド駆動装置３
は、電源スイツチ６を閉成したときの制御パルス
発生回路５内のマイクロコンピユータの立上り動
作速度が、IC回路２ａと２ｂの電源＋Ｂの立上
り動作速度よりも数段遅く、出力トランジスタＱ
のコレクタ電位は徐々に昇圧する。このため、前
縁部検出用の微分回路７ｂの微分出力の波高値
は、定常状態において制御パルスを微分したもの
と比較してかなり低く、前縁部検出用の微分回路
７の微分出力が一定のトリガレベルを越えること
ができないために、IC回路２ａはトリガされな
いままであり、制御パルス発生回路５からの命令
がソレノイド／ｂに伝わらないといつた不都合を
招く欠点があつた。
は、電源スイツチ６を閉成したときの制御パルス
発生回路５内のマイクロコンピユータの立上り動
作速度が、IC回路２ａと２ｂの電源＋Ｂの立上
り動作速度よりも数段遅く、出力トランジスタＱ
のコレクタ電位は徐々に昇圧する。このため、前
縁部検出用の微分回路７ｂの微分出力の波高値
は、定常状態において制御パルスを微分したもの
と比較してかなり低く、前縁部検出用の微分回路
７の微分出力が一定のトリガレベルを越えること
ができないために、IC回路２ａはトリガされな
いままであり、制御パルス発生回路５からの命令
がソレノイド／ｂに伝わらないといつた不都合を
招く欠点があつた。
考案の開示
この考案は、上記欠点を除去したものであり、
ソレノイドの駆動回路中に設けたトリガ回路に、
電源投入直後一定期間内に単発的に動作して制御
パルスと等価なリセツトパルスを出力するリセツ
ト回路を接続し、ソレノイドの初期通電方向を一
義的に決定するようにしたソレノイド駆動装置を
提供することを目的とする。
ソレノイドの駆動回路中に設けたトリガ回路に、
電源投入直後一定期間内に単発的に動作して制御
パルスと等価なリセツトパルスを出力するリセツ
ト回路を接続し、ソレノイドの初期通電方向を一
義的に決定するようにしたソレノイド駆動装置を
提供することを目的とする。
この目的を達成するため、この考案は、通電方
向の切り換えにより磁化極性が反転するソレノイ
ドの両端に接続され、このソレノイドの一方の端
子に選択的に電圧を印加する駆動回路と、外部か
らの制御パルスに応じて前記駆動回路をトリガす
るトリガ回路と、このトリガ回路に接続され、電
源投入直後から一定期間が経過する前に単発的に
動作し、前記トリガ回路に対し前記制御パスルに
先行してこの制御パルスと等価なリセツトパルス
を出力し、前記ソレノイドの初期通電方向を一義
的に決定するリセツト回路とから構成したことを
要旨とするものである。
向の切り換えにより磁化極性が反転するソレノイ
ドの両端に接続され、このソレノイドの一方の端
子に選択的に電圧を印加する駆動回路と、外部か
らの制御パルスに応じて前記駆動回路をトリガす
るトリガ回路と、このトリガ回路に接続され、電
源投入直後から一定期間が経過する前に単発的に
動作し、前記トリガ回路に対し前記制御パスルに
先行してこの制御パルスと等価なリセツトパルス
を出力し、前記ソレノイドの初期通電方向を一義
的に決定するリセツト回路とから構成したことを
要旨とするものである。
この考案によれば、外部からの制御パルスに応
じてソレノイド駆動回路をトリガするトリガ回路
に、制御パルスの入力がなされない電源投入直後
の一定期間内において単発的に動作し、制御パル
スと等価なリセツトパルスを出力するリセツト回
路を接続したので、制御パルス発生回路の動作遅
れ等が原因でソレノイドの初期通電方向が一義的
に決定されない等の不都合はなく、制御パルス発
生回路が動作するときには、必らずソレノイドの
初期通電方向が一義的に決定された状態にあり、
これにより駆動回路によるソレノイドの駆動が正
確に行なわれるようにすることができ、しかもリ
セツト動作を電源投入直後の一定期間にただの１
回だけというように限定したことで、途中で電源
電圧が降下したときにリセツト回路が不用に動作
する不都合を排除することができ等の優れた効果
が奏する。
じてソレノイド駆動回路をトリガするトリガ回路
に、制御パルスの入力がなされない電源投入直後
の一定期間内において単発的に動作し、制御パル
スと等価なリセツトパルスを出力するリセツト回
路を接続したので、制御パルス発生回路の動作遅
れ等が原因でソレノイドの初期通電方向が一義的
に決定されない等の不都合はなく、制御パルス発
生回路が動作するときには、必らずソレノイドの
初期通電方向が一義的に決定された状態にあり、
これにより駆動回路によるソレノイドの駆動が正
確に行なわれるようにすることができ、しかもリ
セツト動作を電源投入直後の一定期間にただの１
回だけというように限定したことで、途中で電源
電圧が降下したときにリセツト回路が不用に動作
する不都合を排除することができ等の優れた効果
が奏する。
考案を実施するための最良の形態
以下、この考案の実施例について、第３図を参
照して説明する。第３図は、この考案のソレノイ
ド駆動装置の一実施例を示す回路構成図である。
なお、第３図中、第１図と同一構成部分には、同
一符号が付してある。
照して説明する。第３図は、この考案のソレノイ
ド駆動装置の一実施例を示す回路構成図である。
なお、第３図中、第１図と同一構成部分には、同
一符号が付してある。
第３図中、ソレノイド駆動装置１１は、両極性
トリガ回路７の前縁部検出用の微分回路７ｂに、
リセツト回路１２を接続して構成してある。リセ
ツト回路１２は、電源スイツチ６の投入後制御パ
ルス発生回路５が動作するまでの一定の時間内に
おいて、単発的に導通するトランジスタQ1を、
電源スイツチ６と微分回路７ｂの間に介在させて
構成してある。すなわち、トランジスタQ1のエ
ミツタが電源スイツチ６に、またトランジスタ
Q1のコレクタが、微分回路７ｂを構成するコン
デンサＣと抵抗Ｒの中点に接続してある。
トリガ回路７の前縁部検出用の微分回路７ｂに、
リセツト回路１２を接続して構成してある。リセ
ツト回路１２は、電源スイツチ６の投入後制御パ
ルス発生回路５が動作するまでの一定の時間内に
おいて、単発的に導通するトランジスタQ1を、
電源スイツチ６と微分回路７ｂの間に介在させて
構成してある。すなわち、トランジスタQ1のエ
ミツタが電源スイツチ６に、またトランジスタ
Q1のコレクタが、微分回路７ｂを構成するコン
デンサＣと抵抗Ｒの中点に接続してある。
一方、トランジスタQ1のベースは、逆接続の
ダイオードＤと、両端が抵抗R1とR1によつて電
源ラインに接続されたコンデンサC1の直列接続
回路を介して、トランジスタQ2のコレクタに接
続してある。トランジスタQ2のベースには、時
定回路を形成する電解コンデンサC2と抵抗R3に
よつて分圧されたベース電圧が与えられるトラン
ジスタQ3は、それぞれトランジスタQ2とQ3のベ
ース抵抗である。
ダイオードＤと、両端が抵抗R1とR1によつて電
源ラインに接続されたコンデンサC1の直列接続
回路を介して、トランジスタQ2のコレクタに接
続してある。トランジスタQ2のベースには、時
定回路を形成する電解コンデンサC2と抵抗R3に
よつて分圧されたベース電圧が与えられるトラン
ジスタQ3は、それぞれトランジスタQ2とQ3のベ
ース抵抗である。
いま、電源スイツチ６が開成している状態にお
いて、モード選択スイツチ４が閉成状態から開成
状態に切り換えられたため、プランジヤ／ａは復
動位置にありながら、制御パルス発生回路５内の
マイクロコンピユータは、往動命令を入力された
状態にあるとする。そこで、電源スイツチ６を閉
成すると、前述の如く、制御パルス発生回路５か
ら出力されるハイレベルの制御パルスSaは徐々
に昇圧する。
いて、モード選択スイツチ４が閉成状態から開成
状態に切り換えられたため、プランジヤ／ａは復
動位置にありながら、制御パルス発生回路５内の
マイクロコンピユータは、往動命令を入力された
状態にあるとする。そこで、電源スイツチ６を閉
成すると、前述の如く、制御パルス発生回路５か
ら出力されるハイレベルの制御パルスSaは徐々
に昇圧する。
一方、リセツト回路１２内においては、電源の
投入とともに、トランジスタQ3は導通するが、
トランジスタQ2は無バイアス状態となつて遮断
されており、トランジスタQ1も同様に遮断状態
にある。
投入とともに、トランジスタQ3は導通するが、
トランジスタQ2は無バイアス状態となつて遮断
されており、トランジスタQ1も同様に遮断状態
にある。
しかして、電源投入後の時間経過とともに、リ
セツト回路１２内の電解コンデンサC2の充電が
進行するため、抵抗R3を流れる充電電流は徐々
に減少する。そして、トランジスタQ3が遮断状
態に至ると、それまで遮断状態にあつたトランジ
スタQ2が導通し、コンデンサC1に対する充電が
開始される。このコンデンサC1に対する充電は
短時間で完了するのであるが、その充電初期のご
く短時間だけトランジスタQ1が単発的に導通し、
微分回路７ｂにリセツトパルスを印加する。
セツト回路１２内の電解コンデンサC2の充電が
進行するため、抵抗R3を流れる充電電流は徐々
に減少する。そして、トランジスタQ3が遮断状
態に至ると、それまで遮断状態にあつたトランジ
スタQ2が導通し、コンデンサC1に対する充電が
開始される。このコンデンサC1に対する充電は
短時間で完了するのであるが、その充電初期のご
く短時間だけトランジスタQ1が単発的に導通し、
微分回路７ｂにリセツトパルスを印加する。
すなわち、リセツト回路１２は、電源投入直後
のまだ制御パルス発生回路５が立上りきらない一
定期間内に、制御パルスSaと等価なリセツトパ
ルスを、微分回路７ｂの抵抗Ｒを介してIC回路
２ａの前縁部トリガ入力端子に出力することにな
る。従つて、リセツト回路１２に遅れて動作する
制御パルス発生回路５の出力微分値が一定のトリ
ガレベルに達することができなくとも、ある時点
で前述のリセツトパルスによつて、ソレノイド１
ｂには往動方向通電がなされるため、プランジ
ヤ／ａを確実に往動位置にリセツトしておくこと
ができる。このため、これ以降、駆動回路２によ
るソレノイド／ｂの駆動は、正確に行なわれるこ
とになる。
のまだ制御パルス発生回路５が立上りきらない一
定期間内に、制御パルスSaと等価なリセツトパ
ルスを、微分回路７ｂの抵抗Ｒを介してIC回路
２ａの前縁部トリガ入力端子に出力することにな
る。従つて、リセツト回路１２に遅れて動作する
制御パルス発生回路５の出力微分値が一定のトリ
ガレベルに達することができなくとも、ある時点
で前述のリセツトパルスによつて、ソレノイド１
ｂには往動方向通電がなされるため、プランジ
ヤ／ａを確実に往動位置にリセツトしておくこと
ができる。このため、これ以降、駆動回路２によ
るソレノイド／ｂの駆動は、正確に行なわれるこ
とになる。
このように、上記構成になるソレノイド駆動装
置１１によれば、外部からの制御パルスSaに応
じてソレノイド駆動回路２をトリガするトリガ回
路７に、制御パルスSaの入力がなされない電源
投入直後の一定期間内において単発的に動作し、
制御パルスSaと等価なリセツトパルスを出力す
るリセツト回路１２を接続したので、制御パルス
発生回路５の動作遅れ等が原因でソレノイド／ｂ
の初期通電方向が一義的に決定されない等の不都
合はなく、制御パルス発生回路５が動作するとき
には、必らずソレノイド／ｂの初期通電方向が一
義的に決定された状態にあり、これにより駆動回
路２によるソレノイド／ｂの駆動が正確に行なわ
れるようにすることができる。
置１１によれば、外部からの制御パルスSaに応
じてソレノイド駆動回路２をトリガするトリガ回
路７に、制御パルスSaの入力がなされない電源
投入直後の一定期間内において単発的に動作し、
制御パルスSaと等価なリセツトパルスを出力す
るリセツト回路１２を接続したので、制御パルス
発生回路５の動作遅れ等が原因でソレノイド／ｂ
の初期通電方向が一義的に決定されない等の不都
合はなく、制御パルス発生回路５が動作するとき
には、必らずソレノイド／ｂの初期通電方向が一
義的に決定された状態にあり、これにより駆動回
路２によるソレノイド／ｂの駆動が正確に行なわ
れるようにすることができる。
また、一旦リセツト動作を終えたリセツト回路
１２は、直流電源＋Ｂの電圧が途中でどんなに降
下しようとも、再びリセツト動作を行うことはな
く、従つてリセツト回路１２を設けたことで思わ
ぬ所で不用にプランジヤ１ａを往動させてしまう
といつた弊害を招くことはない。
１２は、直流電源＋Ｂの電圧が途中でどんなに降
下しようとも、再びリセツト動作を行うことはな
く、従つてリセツト回路１２を設けたことで思わ
ぬ所で不用にプランジヤ１ａを往動させてしまう
といつた弊害を招くことはない。
第１，２図は、それぞれ従来のソレノイド駆動
装置の一例を示す回路図及び回路各部の信号波形
図、第３図は、この考案のソレノイド駆動装置の
一実施例を示す回路図である。 １ｂ……ソレノイド、２……駆動回路、５……
制御パルス発生回路、６……電源スイツチ、７…
…両極性トリガ回路、１１……ソレノイド駆動装
置、１２……リセツト回路。
装置の一例を示す回路図及び回路各部の信号波形
図、第３図は、この考案のソレノイド駆動装置の
一実施例を示す回路図である。 １ｂ……ソレノイド、２……駆動回路、５……
制御パルス発生回路、６……電源スイツチ、７…
…両極性トリガ回路、１１……ソレノイド駆動装
置、１２……リセツト回路。
Claims (1)
- 通電方向の切り換えにより磁化極性が反転する
ソレノイドの両端に接続され、このソレノイドの
一方の端子に選択的に電圧を印加する駆動回路
と、外部からの制御パルスに応じて前記駆動回路
をトリガするトリガ回路と、このトリガ回路に接
続され、電源投入直後から一定期間が経過する前
に単発的に動作し、前記トリガ回路に対し前記制
御パルスに先行してこの制御パルスと等価なリセ
ツトパルスを出力し、前記ソレノイドの初期通電
方向を一義的に決定するリセツト回路とから構成
してなるソレノイド駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4620484U JPS60158709U (ja) | 1984-03-30 | 1984-03-30 | ソレノイド駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4620484U JPS60158709U (ja) | 1984-03-30 | 1984-03-30 | ソレノイド駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158709U JPS60158709U (ja) | 1985-10-22 |
| JPH0337214Y2 true JPH0337214Y2 (ja) | 1991-08-07 |
Family
ID=30560388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4620484U Granted JPS60158709U (ja) | 1984-03-30 | 1984-03-30 | ソレノイド駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158709U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867004A (ja) * | 1981-10-18 | 1983-04-21 | Kyowa Dengiyou:Kk | ラツチング式電磁装置の駆動回路 |
-
1984
- 1984-03-30 JP JP4620484U patent/JPS60158709U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60158709U (ja) | 1985-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3488756A (en) | Speed control system for a low inertia d.c. motor | |
| US3500163A (en) | Motor control circuit | |
| GB1436913A (en) | Motion control syem for direct current motors particularly in sewing machine uses | |
| JPH0337214Y2 (ja) | ||
| CA1065963A (en) | D.c. motor starter with speed discrimination | |
| JPS6443091A (en) | Method of commutation control of coil strand of dc motor | |
| JPS6270639U (ja) | ||
| GB1383669A (en) | Control circuits for tape recorders | |
| KR900001978B1 (ko) | 더빙 장치의 동기 구동장치 | |
| US4373170A (en) | Playback mode switching circuit for tape recorder | |
| JPS6219116Y2 (ja) | ||
| JPS5912772Y2 (ja) | テ−プレコ−ダ−の制御回路 | |
| JPS6333388B2 (ja) | ||
| JPS5818478Y2 (ja) | モ−タの制御回路 | |
| US3614341A (en) | Circuitry for providing one additional complete playback of a recorded message for each input signal | |
| JPS6017956Y2 (ja) | スイッチング回路 | |
| JPH0244351Y2 (ja) | ||
| JPS5917009Y2 (ja) | テ−プ走行機構の圧着プランジヤ制御回路 | |
| JP2927825B2 (ja) | 直流モータ制御回路 | |
| JPS6141397U (ja) | モ−タ駆動制御装置 | |
| JPS6244643B2 (ja) | ||
| JP2834288B2 (ja) | モータの停止装置 | |
| JPS62169Y2 (ja) | ||
| JPH026505Y2 (ja) | ||
| JPS6369051A (ja) | テ−プレコ−ダ |