JPH0337734A - 二重化構成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 情報処理システムにおいて高信頼性が要求される磁気制
御装置等に採用されている二重化構成装置に関し、 故障箇所を早急に特定することができ、保守性を向上さ
せることを目的とし、 コモンバスに接続されるモジュールに１ないし複数のモ
ジュールが直列に接続され、それぞれのモジュールを経
由して最終端のモジュールまでアクセスがなされる一方
のブロックと、その一方のブロックと同一構成で同一機
能を有し、同じくコモンバスに接続される他方のブロッ
クからなる二重化構成装置であって、両ブロックの同段
のモジュールから互いの次段のモジュールへアクセスす
るブロック間のアクセス経路を設け、一方のブロックの
モジュールを経由して他方のブロックのモジュールをア
クセスして診断を行ない、障害箇所を特定するように構
成する。

［産業上の利用分野］ 本発明は、情報処理システムにおいて高信頼性が要求さ
れる磁気制御装置等に採用されている二重化構成装置に
関し、特に、複数のモジュールが直列に接続されてアク
セスが行なわれるブロックの障害箇所を特定するのに好
適な二重化構成装置に関する。

［従来の技術］ 第４図は従来技術のブロック図である。同図に示す装置
は、ファイルコントロールユニット等に構成される二重
化された記憶装置である。同図において、４Ａ、４Ｂは
同一構成で同一機能を有する記憶装置であり、４１ａ、
４１ｂはコモンバス４２ａ、４２ｂに接続されるバスイ
ンタフェースモジュール、４３ａ、４３ｂはそのバスイ
ンタフェースモジュール４１ａ、４１ｂにデータバス４
４ａ、４４ｂにより接続されるメモリモジュール、４５
ａはコモンバス４２ａに接続されるとともに、バスイン
タフェースモジュール４１ａとサービスバス４６ａで接
続されているサービスアダプタ、４５ｂはコモンバス４
２ｂに接続されるとともに、バスインタフェースモジュ
ール４１ｂとサービスバス４６ｂで接続されているサー
ビスアダプタである。このサービスアダプタ４５ａ、４
５ｂは、バスインタフェースモジュール４Ｌａ、４１ｂ
およびメモリモジュール４３ａ、４３ｂがプロセッサ未
搭載モジュールであるのに対して、プロセッサが搭載さ
れたモジュールであり、起動時のファームウェアのロー
ド、故障時の診断の実行などを行なうものである。

上記記憶装置４Ａ、４Ｂに対して、図示しない制御装置
から再装置同時に同じデータが書き込まれ、読み出し時
には所定の装置がアクセスされて、データ読み出しが行
なわれている。この読み出し時にアクセスされる装置に
何らかの故障が発生した場合には、その装置は切り離さ
れて他方の装置にアクセスが切換えられる。

故障発生時のメンテンナンス（保守・管理）では、外部
から故障した装置のサービスアダプタに診断の実行指示
が出され、そのサービスアダプタからコモンバスまたは
サービスバスを介して、バスインタフェースモジュール
およびメモリモジュールにアクセスがなされて診断が行
なわれていた。

［発明が解決しようとする課題］ しかしながら、従来の診断では、サービスアダプタから
メモリモジュールへのアクセスは、同じ装置内のバスイ
ンタフェースモジュールを経由しなければならないため
、サービスアダプタにおいてメモリモジュール、データ
バス、バスインタフェースモジュールのいずれに故障が
あるのか特定することができなかった。従って、各モジ
ュールを順次交換しながらサービスアダプタによる診断
を行ない、故障箇所を検出していたため、診断時間を多
く要するものとなっていて、保守性の面から課題となっ
ていた。

本発明は、このような課題に鑑みて創案されたもので、
故障箇所を早急に特定することができ、保守性を向上さ
せることのできる二重化構成装置を提供することを目的
としている。

［課題を解決するための手段］ 第１図は、本発明の原理ブロック図である。

同図に示すように、上記目的を達成するための本発明の
手段は、コモンバスｌａ、ｌｂに接続されるモジュール
２ａｌに１ないし複数のモジュール２ａ２〜２ａｎが直
列に接続され、それぞれのモジュールを経由して最終端
のモジュール２ａｎまでアクセスがなされる一方のブロ
ックＡと、その一方のブロックＡと同一構成で同一機能
を有し、同じくコモンバスｌａ、ｌｂに接続される他方
のブロックＢからなる二重化構成装置であって、゛両ブ
ロックＡ、Ｂの同段のモジュールから互いの次段のモジ
ュールへアクセスするブロック間のアクセス経路３ａ１
〜３ａｎ−１，３ｂ１〜３ｂｎ−１を設け、一方のブロ
ックのモジュールを経由して他方のブロックのモジュー
ルをアクセスして診断を行ない、障害箇所を特定するこ
とを特徴とする二重化構成装置である。

なお、図中、４ａｌ　〜４ａｎ−１，４ｂｌ　〜４Ｂｎ
−１は装置内のモジュール間のアクセス経路、５ａ、５
ｂはブロックＡ、Ｂに対して診断を行なうサービスアダ
プタである。

［作用］ 本発明では、第１図に示すように、例えばモジュール２
ａｌから同じブロック内の次段のモジュール２ａ２への
アクセス経路４ａｌとは別に、ブロックＢの次段のモジ
ュール２ｂ２へのアクセス経路３ａｌと、同様にモジュ
ール２ｂｌからモジュール２ａ２へのアクセス経路３ｂ
ｌのように、クロス状にブロック間のアクセス経路を設
け、診断時にブロック間のアクセス経路を切り換えて、
一方のブロックのモジュールを経由して他方のブロック
のモジュールをアクセスするように、経由するモジュー
ルを色々替えてアクセスを行ない、故障箇所を特定する
。

例えば、ブロックＡが故障である場合に、モジュール２
ｂｌからブロックＡのモジュール２ａ２以降をアクセス
して、正常にアクセスできれば、モジュール２ａｌかモ
ジュール２ａ２へのアクセス経路４ａｌのいずれかが故
障であると判断でき、さらにモジュール２ａｌからモジ
ュール２ｂ２にアクセスするようにした場合に、正常に
アクセスできればアクセス経路４ａｌが故障であり、ア
クセスが不良であればモジュール２ａｌが故障であると
特定することができる。

［実施例］ 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第２図は、本発明の一実施例のブロック図であり、ファ
イルコントロールユニットにおいて転送データのバッフ
ァとして構成される記憶装置を示したものである。同図
に示す記憶装置は、記憶装置２人と記憶装置２Ｂにより
二重化して高信頼化したものである。すなわち、記憶装
置２Ａ、２Ｂは、共にコモンバス２０ａ、２０ｂに接続
され、同じくコモンバス２０ａ、２０ｂに接続されるホ
ストとのインタフェースをなすチャネルアダプタＴと、
磁気ディスク装置等のファイル装置とのインタフェース
をなすデバイスアダプタＤからアクセスされ、データの
書き込みは両方の記憶装置２Ａ、２Ｂになされ、読み出
しは予め決められている方の記憶装置からなされる。そ
して読み出しが行なわれる一方の記憶装置が故障すると
、アクセスを他方に切り換えることにより故障に対する
信頼性を向上させている。

記憶装置２Ａは、バスインタフェースモジュール２１ａ
と、データコントロールモジュール２２ａと、メモリモ
ジュール２３ａからなり、バスインタフェースモジュー
ル２１ａはコモンバス２０ａ、２０ｂに接続され、デー
タコントロールモジュール２２ａとメモリモジュール２
３ａは、バスインタフェースモジュール２１ａに直列に
接続されている。すなわち、バスインタフェースモジュ
ール２１ａからデータバス２４ａを介して次段のデータ
コントロールモジュール２２ａにアクセスがなされ、さ
らにデータコントロールモジュール２２ａからメモリバ
ス２５ａを介して最終端に構成されるメモリモジュール
２３ａへアクセスがなされて、データの読み出しまたは
書き込みが行なわれる。

記憶装置２Ｂは、記憶装置２Ａと同一機能を有するバス
インタフェースモジュール２１ｂと、データコントロー
ルモジュール２２ｂと、メモリモジュール２３ｂからな
り、同様にバスインタフェースモジュール２１ｂはコモ
ンバス２０ａ、２０ｂに接続され、データバス２４ｂと
メモリバス２５ｂによりデータコントロールモジュール
２２ｂ１メモリモジユール２３ｂが接続されて構成され
ている。

記憶装置２Ａと記憶装置２Ｂとの間には、同段のモジュ
ールから互いの次段のモジュールへアクセス経路が設け
られている。すなわち、記憶装置２Ａのバスインタフェ
ースモジュール２１ａから記ｍ１ｚ２Ｂのデータコント
ロールモジュール２２ｂへフロントデータバス２６ａが
、記憶装置２Ｂのバスインタフェースモジュール２１ｂ
から記憶装置２Ａのデータコントロールモジュール２２
ａヘフロントデータバス２６ｂが設けられ、また記憶装
置２Ａのデータコントロールモジュール２２ａから記憶
装置２Ｂのメモリモジュール２３ｂヘフロントメモリバ
ス２７ａが、記憶装置！２Ｂのデータコントロールモジ
ュール２２ｂから記憶装置２Ａのメモリモジュール２３
ａへフロントメモリバス２７ｂが設けられている。また
、バスインタフェースモジュール２１ａ、２１ｂと、デ
ータコントロールモジュール２２ａ、２２ｂのそれぞれ
にはバスセレクト回路２８が備えられ、バスインタフェ
ースモジュール２１ａ、２１ｂにはそれぞれバスセレク
トレジスタ２９　ａ、　　２９　ｂが備えられていて、
そのバスセレクトレジスタ２９ａ。

２９ｂから出力されるバスセレクト信号によりそれぞれ
のバスセレクト回路２８が切り換えられ、次段のモジュ
ールのいずれかにアクセスがなされるようにされている
。

また、記憶装置２Ａ、２ＢにはサービスアダプタＳａ、
Ｓｂが接続されている。サービスアダプタＳａはコモン
バス２０ａに接続され、前記バスセレクトレジスタ２９
ａ、２９ｂを設定するためのサービスバスＳＢＩ、ＳＢ
２・がそれぞれバスインタフェースモジュール２１ａ、
２１ｂに接続されている。サービスアダプタｓｂはコモ
ンバス２０ｂに接続され、同じく前記バスセレクトレジ
スタ２９ａ、２９ｂを設定するためのサービスバスＳＢ
Ｉ、ＳＢ２がそれぞれバスインタフェースモジュール２
１ａ、２１ｂに接続されている。このサービスアダプタ
Ｓａ、Ｓｂは、バスインタフェースモジュール２１　ａ
、２１　ｂｓデータコントロールモジュール２２　ａ、
　２２　ｂｓおよびメモリモジュール２３ａ、２３ｂが
プロセッサ未搭載モジュールであるのに対して、プロセ
ッサが搭載さたものであり、起動時のモジュールへのフ
ァームウェアのロード、障害発生時の処理や、メンテン
デンス時に外部と接続され、外部からの指令により診断
プログラムを実行して診断等を行なうものである。

第３図は、前記バスセレクトレジスタ２９およびバスセ
レクト回路２８の回路図である。同図に示すように、バ
スセレクトレジスタ２９は８ビツトからなるものであり
、それぞれのビットは次のように定義されている。

ビットＯ “Ｏ″：通常動作 “１″：診断実行時 ビット１〜４ ″Ｏ″：自装置モジュールへのバス接続“１”：他装置
モジュールへのバス接続ビット５〜７ リザーブ このバスセレクトレジスタ２９はサービスバスドライバ
／レシーバ２９０を介してサービスアダプタＳａ、Ｓｂ
から設定がなされ、出力にはＡＮＤゲート（論理積回路
）２９１，２９２，２９３゜２９４が構成されていて、
ビット０の出力はそれぞれのＡＮＤゲートの一方の入力
に１、ピッ）１〜４のそれぞれの出力はそれぞれのＡＮ
Ｄゲートの他方の入力に出力されている。ＡＮＤゲート
２９１．２９２の出力はバスインタフェースモジュール
内の、ＡＮＤゲー）２９３，２９４の出力はデータコン
トロールモジュール内のそれぞれのバスセレクト回路２
８にバスセレクト信号として出力されている。

バスセレクト回路２８は、バス分岐回路２８１ａ、２８
１ｂと、内部バスセレクタ２８２ａ、２８２ｂと、他装
置へのバスの人出力バッファであるドライバ／レシーバ
２８３と、自装置へのバスの人出力バッファであるドラ
イバ／レシーバ２８４からなり、バス分岐回路２８１ａ
、２８１ｂおよび内部バスセレクタ２８２ａ、２８２ｂ
は、モジュール内の処理回路の二重化に対応して構成し
たもので、バス分岐回路２８１ａ、２８１ｂは内部バス
ヲ他装置バスのドライバ／レシーバ２８３と自装置バス
のドライバ／レシーバ２８４への２つの内部バスに分岐
させるもので、内部バスセレクタ２８２ａ、２８２ｂは
バスセレクト信号を入力して、分岐した２つの内部バス
のどちらかを有効にするものである。ここでは分岐した
２つの内部バスにそれぞれバッファを設け、一方にバス
セレクト信号を、他方にはバスセレクト信号を反転した
信号を入力させ、一方を有効にしたときには他方を無効
にするようにしたもので、バスセレクト信号が“１”の
時には他装置バスのドライバ／レシーバ２８３への内部
バスを有効とし、“０”の時には自装置バスへのドライ
バ／レシーバ２８４への内部バスを有効とするように構
成している。

上記構成の記憶装置２Ａ、２Ｂでは、起動時にサービス
アダプタＳａ、Ｓｂによりバスセレクトレジスタ２９ａ
、２９ｂは全て“０″に設定されて通常動作が行なわれ
る。すなわち、自装置内のモジュールを接続するデータ
バス２４ａ、２４ｂ、メモリバス２５ａ、２５ｂを有効
にしてアクセスが行なわれる。そして通常診断または故
障時の診断では、サービスアダプタＳａ、Ｓｂによりバ
スセレクトレジスタ２９ａ、２９ｂの設定を換えて、様
々なアクセス経路によりアクセスを行ない故障箇所を特
定する。例えば、 （１）まず、レジスタにＨｅｘ’８０’　（ビット〇−
″１”）を設定しくこの設定ではアクセス経路は通常動
作と同じ）、それぞれの装置を診断する。

（２）診断の結果、例えば記憶装置２Ａが故障であると
判明すると、レジスタ２９ａにＨｅｘ’８８゜（ピッ）
０．４＝“１”）を設定して、記憶装置２Ａをアクセス
する。

（３）その記憶装置２Ａへのアクセスは、バスインタフ
ェースモジュール２１ａ、データコントロールモジュー
ル２２ａを介して記憶装置２Ｂのメモリモジュール２３
ｂへのアクセスとなる。このアクセスが正常であれば、
記憶装置２Ａのメモリバス２５ａかメモリモジュール２
３ａのいずれかが故障であると判明する。

（４）さらに、レジスタ２９ａに）ｌｅｘ’＾８゛（ピ
ッ）０，２．４＝“１”）を設定して記憶装置２Ａをア
クセスする。

（５）その記憶装置２Ａへのアクセスは、バスインタフ
ェースモジュール２１ａから記憶装置２Ｂのデータコン
トロールモジュール２２ｂを介して記憶装置２Ａのメモ
リモジュール２３ａへのアクセスとなる。このアクセス
が正常であればメモリバス２５ａが故障であり、不良で
あればメモリモジュール２３ａが故障であると特定でき
る。

このように本実施例では、互いの装置のモジュールを共
用できるようにクロス状にアクセス経路を設け、様々な
アクセス経路でアクセスを行ない診断することにより、
故障箇所を迅速に特定することができ、保守時間が短縮
される。さらにこの診断をサービスアダプタにおける診
断プログラムにより自動的に行ない、その結果を表示す
る表示機能を備えれば保守時に迅速に故障箇所を確認し
て交換ができるため、保守時間が大幅に短縮され装置の
利用可能度を向上させることができる。

なお、上記実施例では、３つのモジュール構成の例を示
したが、本発明はこれに限定されるものではないことは
明らかである。また、バスの切り換え手段も様々な態様
にすることができる。

［発明の効果］ 以上説明したように、本発明によれば、モジュール交換
を行なうことなく、故障箇所を迅速に診断して特定する
ことができるため、保守時間を大幅に短縮して、装置の
利用可能度を向上させることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例のブロック図、第３図は実施
例のバスセレクトレジスタおよびバスセレクト回路の回
路図、 第４図は従来技術のブロック図である。 ｌａ、ｌｂ、２０ａ、２０ｂ・−コモンバス、２ａｌ　
〜２ａｎ　、　２ｂｌ　〜２ｂｎ　・”モジュール、３
ａｌ　〜３ａｎ−１，３ｂ１〜３ｂｎ−１−装置間のア
クセス経路、 ４ａｌ　〜Ｊａｎ−１，４ｂ１〜４ｂｎ−１・・・装置
内モジュール間のアクセス経路、 ５ａ、５ｂ、Ｓａ、Ｓｂ−・・サービス、アダプタ、２
Ａ、２Ｂ・・・記憶装置、 Ｔ・・・チャネルアダプタ、 Ｄ・・・デバイスアダプタ、 ２１ａ、２１ｂ・・・パスイ ンタフェースモジュー ル、 ２２ａ、２２ｂ・・・データコントロールモジュール、 ２３ａ、２３ｂ・・・メモリモジュール、２４ａ、２４
ｂ・・・データバス、 ２５ａ、２５ｂ”メモリバス、 ２６ａ、２６ｔｙ・・・フロントデータバス、２７ａ、
２７ｂ・・・フロントメモリバス、２８・・・バスセレ
クト回路、 ２９ａ、２９ｂ・・・バスセレクトレジスタ。 第１図

Claims (1)

1. 【特許請求の範囲】 コモンバス（１ａ、１ｂ）に接続されるモジュール（２
   ａ＿１）に１ないし複数のモジュール（２ａ＿２〜２ａ
   ＿ｎ）が直列に接続され、それぞれのモジュールを経由
   して最終端のモジュール（２ａ＿ｎ）までアクセスがな
   される一方のブロック（Ａ）と、その一方のブロック（
   Ａ）と同一構成で同一機能を有し、同じくコモンバス（
   １ａ、１ｂ）に接続される他方のブロック（Ｂ）からな
   る二重化構成装置であって、 両ブロック（Ａ、Ｂ）の同段のモジュールから互いの次
   段のモジュールへアクセスするブロック間のアクセス経
   路（３ａ＿１〜３ａ＿ｎ＿−＿１、３ｂ＿１〜３ｂ＿ｎ
   ＿−＿１）を設け、 一方の装置のモジュールを経由して他方のブロックのモ
   ジュールをアクセスして診断を行ない、障害箇所を特定
   することを特徴とする二重化構成装置。