JPH0337768B2 - - Google Patents
Info
- Publication number
- JPH0337768B2 JPH0337768B2 JP58076454A JP7645483A JPH0337768B2 JP H0337768 B2 JPH0337768 B2 JP H0337768B2 JP 58076454 A JP58076454 A JP 58076454A JP 7645483 A JP7645483 A JP 7645483A JP H0337768 B2 JPH0337768 B2 JP H0337768B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- mosfet
- logic
- substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体集積回路に係るもので、特
にSOI（Silicon−On−Insulation）構造のCMOS
論理回路に関する。
にSOI（Silicon−On−Insulation）構造のCMOS
論理回路に関する。
従来のCMOS論理回路、たとえばノア回路は
第１図に示すように構成されている。すなわち、
電源電圧VCCが印加される電源端子１１に、入力
信号Ａで導通制御されるＰチヤネル形の
MOSFET Q1の一端が接続され、この
MOSFETQ1の他端には入力信号Ｂで導通制御さ
れるＰチヤネル形のMOSFET Q2の一端が接続
される。上記MOSFET Q2の他端は、入力信号
Ａ，Ｂで導通制御されるＮチヤネル形の
MOSFET Q3，Q4を並列に介して接地点GNDに
接続される。そしてMOSFET Q2とMOSFET
Q3，Q4との接続点から出力信号＋を得る。
なお、MOSFET Q1，Q2の基板端子は電源端子
１１に、MOSFET Q3，Q4の基板端子に接地点
GNDに接続される。
第１図に示すように構成されている。すなわち、
電源電圧VCCが印加される電源端子１１に、入力
信号Ａで導通制御されるＰチヤネル形の
MOSFET Q1の一端が接続され、この
MOSFETQ1の他端には入力信号Ｂで導通制御さ
れるＰチヤネル形のMOSFET Q2の一端が接続
される。上記MOSFET Q2の他端は、入力信号
Ａ，Ｂで導通制御されるＮチヤネル形の
MOSFET Q3，Q4を並列に介して接地点GNDに
接続される。そしてMOSFET Q2とMOSFET
Q3，Q4との接続点から出力信号＋を得る。
なお、MOSFET Q1，Q2の基板端子は電源端子
１１に、MOSFET Q3，Q4の基板端子に接地点
GNDに接続される。
第２図は、上記第１図の回路をSOI構造（たと
えばSOS：Silicon−On−Sapphire）で形成した
場合の回路図を示している。図において、第１図
と同一構成部には同じ符号を付す。図示するよう
に、SOS構造の回路では各MOSFET Q1〜Q4の
基板端子はフローテイング状態となる。
えばSOS：Silicon−On−Sapphire）で形成した
場合の回路図を示している。図において、第１図
と同一構成部には同じ符号を付す。図示するよう
に、SOS構造の回路では各MOSFET Q1〜Q4の
基板端子はフローテイング状態となる。
ところで、上記第２図に示したSOS構造の
CMOS論理回路においては、チヤージポンピン
グによつて基板に少数キヤリアが注入され、基板
−ソース間が逆バイアスされるためしきい値電圧
が高くなり、各MOSFETのターンオン時間が長
くなる。このため、動作速度が低下する欠点があ
る。
CMOS論理回路においては、チヤージポンピン
グによつて基板に少数キヤリアが注入され、基板
−ソース間が逆バイアスされるためしきい値電圧
が高くなり、各MOSFETのターンオン時間が長
くなる。このため、動作速度が低下する欠点があ
る。
また、基板がフローテイング状態のため、ドレ
イン−基板間の空乏層中で発生した多数キヤリア
が基板中に蓄えられ、基板−ソース間が電源に対
して順方向となり、リーク電流が流れる欠点があ
る。これは主に、トランスフアゲート等を形成し
た場合、そのオフ状態時にソース・ドレイン間の
電位差が大きいと現われ、消費電流の増加をもた
らす。
イン−基板間の空乏層中で発生した多数キヤリア
が基板中に蓄えられ、基板−ソース間が電源に対
して順方向となり、リーク電流が流れる欠点があ
る。これは主に、トランスフアゲート等を形成し
た場合、そのオフ状態時にソース・ドレイン間の
電位差が大きいと現われ、消費電流の増加をもた
らす。
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、高速動作で低
消費電流なSOI構造のCMOS論理回路を提供する
ことである。
もので、その目的とするところは、高速動作で低
消費電流なSOI構造のCMOS論理回路を提供する
ことである。
すなわち、この発明においては、第１導電形の
MOSFETで構成され第１電位供給源の電位が印
加される第１の論理設定回路、およびこの第１論
理設定回路と相補的に第２導電形のMOSFETに
よつて構成され第２電位供給源の電位が印加され
る第２の論理設定回路を同一の絶縁基板上に有
し、上記第１，第２論理回路の接続点から出力を
得るSOI構造のCMOS論理回路において、前記第
１論理設定回路を構成する各MOSFETの基板端
子と第１電位供給源との間に前記第１，第２の論
理設定回路の接続点の電位で導通制御される第１
導電形のMOSFET（第１の基板電位設定手段）
を接続するとともに、前記第２論理設定回路を構
成する各MOSFETの基板端子と第２電位供給源
との間に前記第１，第２の論理設定回路の接続点
の電位で導通制御される第２導電形のMOSFET
（第２の基板電位設定手段）を接続したものであ
る。
MOSFETで構成され第１電位供給源の電位が印
加される第１の論理設定回路、およびこの第１論
理設定回路と相補的に第２導電形のMOSFETに
よつて構成され第２電位供給源の電位が印加され
る第２の論理設定回路を同一の絶縁基板上に有
し、上記第１，第２論理回路の接続点から出力を
得るSOI構造のCMOS論理回路において、前記第
１論理設定回路を構成する各MOSFETの基板端
子と第１電位供給源との間に前記第１，第２の論
理設定回路の接続点の電位で導通制御される第１
導電形のMOSFET（第１の基板電位設定手段）
を接続するとともに、前記第２論理設定回路を構
成する各MOSFETの基板端子と第２電位供給源
との間に前記第１，第２の論理設定回路の接続点
の電位で導通制御される第２導電形のMOSFET
（第２の基板電位設定手段）を接続したものであ
る。
以下、この発明の一実施例について図面を参照
して説明する。第３図において前記第２図と同一
構成部には同じ符号を付す。１２は第１導電形
（Ｐチヤネル形）のMOSFET Q1，Q2から構成さ
れ、第１電位供給源の電位VCCが印加される第１
の論理設定回路、１３は上記第１の論理設定回路
１２と相補的に、第２導電形（Ｎチヤネル形）の
MOSFET Q3，Q4によつて構成され、第２電位
供給源の電位VSSが印加される第２の論理設定回
路で、上記第１，第２の論理設定回路１２，１３
の接続点ａから出力信号＋を得る。Q5は第
１の基板電位設定手段として働くＰチヤネル形の
MOSFETで、第１論理設定回路１２を構成する
各MOSFET Q1，Q2の基板端子SPと電源端子１
１との間に接続され、前記接続点ａの電位で導通
制御される。また、Q6は第２の基板電位設定手
段として働くＮチヤネル形のMOSFETで、第２
論理設定回路１３を構成する各MOSFET Q3，
Q4の基板端子SNと第２電位供給源VSS（接地点）
との間に接続され、前記接続点ａの電位で導通制
御されるようになつている。
して説明する。第３図において前記第２図と同一
構成部には同じ符号を付す。１２は第１導電形
（Ｐチヤネル形）のMOSFET Q1，Q2から構成さ
れ、第１電位供給源の電位VCCが印加される第１
の論理設定回路、１３は上記第１の論理設定回路
１２と相補的に、第２導電形（Ｎチヤネル形）の
MOSFET Q3，Q4によつて構成され、第２電位
供給源の電位VSSが印加される第２の論理設定回
路で、上記第１，第２の論理設定回路１２，１３
の接続点ａから出力信号＋を得る。Q5は第
１の基板電位設定手段として働くＰチヤネル形の
MOSFETで、第１論理設定回路１２を構成する
各MOSFET Q1，Q2の基板端子SPと電源端子１
１との間に接続され、前記接続点ａの電位で導通
制御される。また、Q6は第２の基板電位設定手
段として働くＮチヤネル形のMOSFETで、第２
論理設定回路１３を構成する各MOSFET Q3，
Q4の基板端子SNと第２電位供給源VSS（接地点）
との間に接続され、前記接続点ａの電位で導通制
御されるようになつている。
上記のような構成において第４図のタイミング
チヤートを参照して動作を説明する。入力信号
Ａ，Ｂが共に“０”レベル（VSSレベル）の時、
出力信号＋は“１”レベル（VCCレベル）で
あるので、MOSFET Q5はオフ状態、Q6はオン
状態である。従つて、第１論理設定回路１２を構
成するMOSFET Q1，Q2の基板端子SPはフロー
テイング状態、第２論理設定回路１３を構成する
MOSFET Q3，Q4の基板端子SNは第２電位供給
源に接続される。次に、入力信号Ａが“０”レベ
ルから“レベルへ変化すると、MOSFET Q1の
ゲート−基板間の容量結合によつて基板端子SPの
電位は「VCC＋ΔVSP」（ΔVSP：Ｐチヤネル形
MOSFETの基板端子の逆バイアス電圧）とな
り、基板電位がVCCより高くなるため、
MOSFET Q1，Q2の基板−ソース間は逆バイア
スされる。従つて、MOSFET Q1，Q2のしきい
値電圧｜VTH1｜、｜VTH2｜が上昇し、この
MOSFET Q1，Q2が高速にターンオフされる。
一方、第２論理設定回路１３を構成する各
MOSFET Q3，Q4の基板端子SNはMOSFET Q6
を介して第２電位供給源VSSに接続されているの
で、MOSFET Q3は第１図の回路における
MOSFET Q3，Q4と同様に高速にターンオンす
る。MOSFET Q1がターンオフし、Q3がターン
オンすることにより、出力信号＋は“０”レ
ベルとなり、MOSFET Q5がオン状態、Q6がオ
フ状態となるので、基板端子SPの電位はVCCに戻
る。次に、入力信号Ａが“１”レベルから“０”
レベルに変化すると、基板端子SPはVCCに固定さ
れており基板端子SNはフローテイング状態であ
るから、MOSFET Q3のゲートと基板間の容量
結合によつて基板端子SNの電位はVSSより低く
（VSS−ΔVSN）なり、MOSFET Q3，Q4の基板−
ソース間は逆バイアスされる。なお、ΔVSNはＮ
チヤネル形MOSFETの基板端子の逆バイアス電
圧である。この時、基板端子SPの電位はVCCのま
まである。従つて、MOSFET Q3，Q4のしきい
値電圧VTH3，VTH4が上昇し、MOSFET Q3は高
速にターンオフする。これによつて接続点ａの電
位はVCCレベルとなり、MOSFET Q5がオフ、Q6
がオンし、基板端子SNは電位VSSに戻る。
チヤートを参照して動作を説明する。入力信号
Ａ，Ｂが共に“０”レベル（VSSレベル）の時、
出力信号＋は“１”レベル（VCCレベル）で
あるので、MOSFET Q5はオフ状態、Q6はオン
状態である。従つて、第１論理設定回路１２を構
成するMOSFET Q1，Q2の基板端子SPはフロー
テイング状態、第２論理設定回路１３を構成する
MOSFET Q3，Q4の基板端子SNは第２電位供給
源に接続される。次に、入力信号Ａが“０”レベ
ルから“レベルへ変化すると、MOSFET Q1の
ゲート−基板間の容量結合によつて基板端子SPの
電位は「VCC＋ΔVSP」（ΔVSP：Ｐチヤネル形
MOSFETの基板端子の逆バイアス電圧）とな
り、基板電位がVCCより高くなるため、
MOSFET Q1，Q2の基板−ソース間は逆バイア
スされる。従つて、MOSFET Q1，Q2のしきい
値電圧｜VTH1｜、｜VTH2｜が上昇し、この
MOSFET Q1，Q2が高速にターンオフされる。
一方、第２論理設定回路１３を構成する各
MOSFET Q3，Q4の基板端子SNはMOSFET Q6
を介して第２電位供給源VSSに接続されているの
で、MOSFET Q3は第１図の回路における
MOSFET Q3，Q4と同様に高速にターンオンす
る。MOSFET Q1がターンオフし、Q3がターン
オンすることにより、出力信号＋は“０”レ
ベルとなり、MOSFET Q5がオン状態、Q6がオ
フ状態となるので、基板端子SPの電位はVCCに戻
る。次に、入力信号Ａが“１”レベルから“０”
レベルに変化すると、基板端子SPはVCCに固定さ
れており基板端子SNはフローテイング状態であ
るから、MOSFET Q3のゲートと基板間の容量
結合によつて基板端子SNの電位はVSSより低く
（VSS−ΔVSN）なり、MOSFET Q3，Q4の基板−
ソース間は逆バイアスされる。なお、ΔVSNはＮ
チヤネル形MOSFETの基板端子の逆バイアス電
圧である。この時、基板端子SPの電位はVCCのま
まである。従つて、MOSFET Q3，Q4のしきい
値電圧VTH3，VTH4が上昇し、MOSFET Q3は高
速にターンオフする。これによつて接続点ａの電
位はVCCレベルとなり、MOSFET Q5がオフ、Q6
がオンし、基板端子SNは電位VSSに戻る。
上述したように、このような構成によれば、
MOSFETがターンオフする時に基板−ソース間
が逆バイアスされるのでしきい値電圧が高くな
り、ターンオフ時間を短縮でき、高速化を図れ
る。また、SOI構造の従来の回路では、基板が常
にフローテイング状態であり、MOSFETがオフ
状態のとき、基板−ソース間が順方向バイアスと
なるとドレインリークによつてリーク電流が流れ
る。これに対し、上記第３図の回路では、
MOSFETがオフ状態のとき、基板−ソース間が
順方向にバイアスされることはなく、リーク電流
は流れない。
MOSFETがターンオフする時に基板−ソース間
が逆バイアスされるのでしきい値電圧が高くな
り、ターンオフ時間を短縮でき、高速化を図れ
る。また、SOI構造の従来の回路では、基板が常
にフローテイング状態であり、MOSFETがオフ
状態のとき、基板−ソース間が順方向バイアスと
なるとドレインリークによつてリーク電流が流れ
る。これに対し、上記第３図の回路では、
MOSFETがオフ状態のとき、基板−ソース間が
順方向にバイアスされることはなく、リーク電流
は流れない。
第５図は、この発明の他の実施例を示すもの
で、MOSFETのターンオフ時間のみならずター
ンオン時間をも短縮するための回路で、第２の基
板電位設定手段として複数（２個）のＮチヤネル
形MOSFETを設けたものである。１２は入力信
号Ａ〜Ｄが供給されるＰチヤネル形のMOSFET
Q7〜Q10から成る第１論理設定回路、１３は入力
信号Ａ〜Ｄが供給されるＮチヤネル形の
MOSFET Q11〜Q14から成る第２論理設定回路、
Q5は第１の基板電位設定手段として働くＰチヤ
ネルのMOSFET Q15，Q16は第２の基板電位設
定手段として働くＮチヤネル形のMOSFETで、
MOSFET Q15はMOSFET Q12とQ13との接続点
NBとMOSFET Q11，Q12の基板端子SNB間に接続
され、MOSFET Q16はMOSFET Q13，Q14の基
板端子SNDと第２電位供給源VSS間に接続される。
そして、第１，第２論理設定回路１２，１３の接
続点ａから出力信号・・・を得る。
で、MOSFETのターンオフ時間のみならずター
ンオン時間をも短縮するための回路で、第２の基
板電位設定手段として複数（２個）のＮチヤネル
形MOSFETを設けたものである。１２は入力信
号Ａ〜Ｄが供給されるＰチヤネル形のMOSFET
Q7〜Q10から成る第１論理設定回路、１３は入力
信号Ａ〜Ｄが供給されるＮチヤネル形の
MOSFET Q11〜Q14から成る第２論理設定回路、
Q5は第１の基板電位設定手段として働くＰチヤ
ネルのMOSFET Q15，Q16は第２の基板電位設
定手段として働くＮチヤネル形のMOSFETで、
MOSFET Q15はMOSFET Q12とQ13との接続点
NBとMOSFET Q11，Q12の基板端子SNB間に接続
され、MOSFET Q16はMOSFET Q13，Q14の基
板端子SNDと第２電位供給源VSS間に接続される。
そして、第１，第２論理設定回路１２，１３の接
続点ａから出力信号・・・を得る。
上記のような構成において、第６図のタイミン
グチヤートを参照して動作を説明する。入力信号
Ｂ〜Ｄが“１”レベルで、入力信号Ａが“０”レ
ベルから“１”レベルへ変化すると、MOSFET
Q11〜Q14の直列回路に電流が流れる。この時、
MOSFET Q11のソース側接続点NAの電位は、電
位VSSよりも高くなり、もし、基板端子SNBが第２
電位供給源VSSに接続されていると基板電位がソ
ース電位よりも低くなり、逆バイアス状態とな
り、MOSFET Q11のターンオン時間が長くなる
ので、これを防止するためにMOSFET Q11，
Q12の基板端子SNBをMOSFET Q15を介して接続
点NBに接続することにより、MOSFET Q11の逆
バイアス電圧を低くおさえMOSFET Q11のター
ンオン時間を短縮している。なお、ΔVSNBP，
ΔVSNBN，ΔVSNDNおよびΔVSPDPはそれぞれ基板電
位の変動量を示している。
グチヤートを参照して動作を説明する。入力信号
Ｂ〜Ｄが“１”レベルで、入力信号Ａが“０”レ
ベルから“１”レベルへ変化すると、MOSFET
Q11〜Q14の直列回路に電流が流れる。この時、
MOSFET Q11のソース側接続点NAの電位は、電
位VSSよりも高くなり、もし、基板端子SNBが第２
電位供給源VSSに接続されていると基板電位がソ
ース電位よりも低くなり、逆バイアス状態とな
り、MOSFET Q11のターンオン時間が長くなる
ので、これを防止するためにMOSFET Q11，
Q12の基板端子SNBをMOSFET Q15を介して接続
点NBに接続することにより、MOSFET Q11の逆
バイアス電圧を低くおさえMOSFET Q11のター
ンオン時間を短縮している。なお、ΔVSNBP，
ΔVSNBN，ΔVSNDNおよびΔVSPDPはそれぞれ基板電
位の変動量を示している。
このような構成によれば、チヤージポンピング
による少数キヤリアの基板中への注入を利用して
MOSFETのターンオフ時間を短縮できるととも
に、チヤージポンピングによる少数キヤリアの基
板中への蓄積によるMOSFETのターンオン時間
の増大を防止できる。また、論理設定回路１２，
１３を構成するMOSFETの遮断時に基板端子を
基準となる電位に設定することにより、基板端子
がフローテイング状態で発生するリーク電流も防
止できる。
による少数キヤリアの基板中への注入を利用して
MOSFETのターンオフ時間を短縮できるととも
に、チヤージポンピングによる少数キヤリアの基
板中への蓄積によるMOSFETのターンオン時間
の増大を防止できる。また、論理設定回路１２，
１３を構成するMOSFETの遮断時に基板端子を
基準となる電位に設定することにより、基板端子
がフローテイング状態で発生するリーク電流も防
止できる。
〔発明の効果〕
以上説明したようにこの発明によれば、高速動
作で低消費電流なSOI構造のCMOS論理回路が得
られる。
作で低消費電流なSOI構造のCMOS論理回路が得
られる。
第１図および第２図はそれぞれ従来のCMOS
論理回路を説明するための図、第３図はこの発明
の一実施例に係るCMOS論理回路を示す図、第
４図は上記第３図の回路の動作を説明するための
タイミングチヤート、第５図および第６図はそれ
ぞれこの発明の他の実施例を説明するための図で
ある。 １２……第１の論理設定回路、１３……第２の
論理設定回路、Q5……MOSFET（第１の基板電
位設定手段）、Q6……MOSFET（第２の基板電位
設定手段）、VCC……第１電位供給源の電位、VSS
……第２電位供給源の電位。
論理回路を説明するための図、第３図はこの発明
の一実施例に係るCMOS論理回路を示す図、第
４図は上記第３図の回路の動作を説明するための
タイミングチヤート、第５図および第６図はそれ
ぞれこの発明の他の実施例を説明するための図で
ある。 １２……第１の論理設定回路、１３……第２の
論理設定回路、Q5……MOSFET（第１の基板電
位設定手段）、Q6……MOSFET（第２の基板電位
設定手段）、VCC……第１電位供給源の電位、VSS
……第２電位供給源の電位。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形のMOSFETで構成され第１電位
供給源の電位が印加される第１の論理設定回路、
およびこの第１論理設定回路と相補的に第２導電
形のMOSFETによつて構成され第２電位供給源
の電位が印加される第２の論理設定回路を同一の
絶縁基板上に有し、上記第１，第２論理設定回路
の接続点から出力を得るSOI構造のCMOS論理回
路において、前記第１論理設定回路を構成する各
MOSFETの基板端子と第１電位供給源との間に
配設され前記第１，第２論理設定回路の接続点の
電位で制御される第１の基板電位設定手段と、前
記第２論理設定回路を構成する各MOSFETの基
板端子と第２の電位供給源との間に配設され前記
第１，第２論理設定回路の接続点の電位で制御さ
れる第２の基板電位設定手段とを具備し、前記第
１，第２基板電位設定手段はそれぞれ前記第１あ
るいは第２論理設定回路の各MOSFETの導通時
は基板端子をフローテイング状態に設定し、各
MOSFETの遮断時は基板端子をそれぞれの論理
設定回路に印加される電位に設定する如く構成し
たことを特徴とするCMOS論理回路。 ２ 前記第１の基板電位設定手段は、第１導電形
のMOSFETから成り、前記第２の基板電位設定
手段は、第２導電形のMOSFETから成ることを
特徴とする特許請求の範囲第１項記載のCMOS
論理回路。 ３ 前記第２の論理設定回路は直列接続された複
数の論理設定用のMOSFETから成り、これら直
列接続されたMOSFETが複数のブロツクに分割
され、前記第２の基板電位設定手段は、前記第２
の論理設定回路の各ブロツクにそれぞれ対応して
設けられ、前記第１，第２論理設定回路の接続点
の電位で導通制御される複数の基板電位設定用の
MOSFETから成り、これら複数の基板電位設定
用のMOSFETはそれぞれ、対応するブロツクの
論理設定用のMOSFETの基板端子とこれら論理
設定用のMOSFETの内で前記第２電位供給源側
に位置するMOSFETのソース間に接続されるこ
とを特徴とする特許請求の範囲第１項記載の
CMOS論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076454A JPS59201526A (ja) | 1983-04-30 | 1983-04-30 | Ｃｍｏｓ論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076454A JPS59201526A (ja) | 1983-04-30 | 1983-04-30 | Ｃｍｏｓ論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201526A JPS59201526A (ja) | 1984-11-15 |
| JPH0337768B2 true JPH0337768B2 (ja) | 1991-06-06 |
Family
ID=13605593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076454A Granted JPS59201526A (ja) | 1983-04-30 | 1983-04-30 | Ｃｍｏｓ論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201526A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4439031B2 (ja) | 1999-04-15 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929025B2 (ja) * | 1975-12-08 | 1984-07-17 | ソニー株式会社 | テレビシンゴウノジユシン オヨビ キロクソウチ |
-
1983
- 1983-04-30 JP JP58076454A patent/JPS59201526A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59201526A (ja) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890017A (en) | CMOS-BiCMOS gate circuit | |
| US4816705A (en) | Bi-CMOS logic circuit | |
| JPH03235517A (ja) | スイッチ回路 | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| US4468574A (en) | Dual gate CMOS transistor circuits having reduced electrode capacitance | |
| EP0383554B1 (en) | BiMOS tri-state output buffer | |
| JP4023850B2 (ja) | 半導体装置 | |
| US4472821A (en) | Dynamic shift register utilizing CMOS dual gate transistors | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| US4490632A (en) | Noninverting amplifier circuit for one propagation delay complex logic gates | |
| KR880004589A (ko) | 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열 | |
| EP0562719B1 (en) | An integrated circuit device made by compound semiconductor | |
| JP3179059B2 (ja) | バス制御バッファー増幅器 | |
| JPH0337768B2 (ja) | ||
| JPS5937585B2 (ja) | 相補性ｍｉｓ論理回路 | |
| JP2978346B2 (ja) | 半導体集積回路装置の入力回路 | |
| US5239212A (en) | Gate circuit of combined field-effect and bipolar transistors with an improved discharge arrangement | |
| US3745370A (en) | Charge circuit for field effect transistor logic gate | |
| JP2937349B2 (ja) | 半導体集積回路 | |
| CA1118504A (en) | Buffer circuit including bootstrap capacitance driver | |
| JPH0257345B2 (ja) | ||
| JPS60223322A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| US5600268A (en) | Gate circuit of combined field-effect and bipolar transistors | |
| JP2939275B2 (ja) | 半導体集積回路装置 |