JPH0338057A - フラグレス・リードフレーム、それを用いたパッケージおよび製法 - Google Patents
フラグレス・リードフレーム、それを用いたパッケージおよび製法Info
- Publication number
- JPH0338057A JPH0338057A JP2168588A JP16858890A JPH0338057A JP H0338057 A JPH0338057 A JP H0338057A JP 2168588 A JP2168588 A JP 2168588A JP 16858890 A JP16858890 A JP 16858890A JP H0338057 A JPH0338057 A JP H0338057A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor die
- leads
- lead frame
- electrically insulating
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/417—Bonding materials between chips and die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、−船釣に半導体パッケージに関し、ざらに詳
しくは、熱放散が大幅に改善されるフラグレス・リード
フレーム、パッケージおよび方法に関する。
しくは、熱放散が大幅に改善されるフラグレス・リード
フレーム、パッケージおよび方法に関する。
(従来の技術および発明が解決しようとする課題〉
高密度高速処理集積回路の開発を制限している1つの要
素が封入されたデバイスの熱放散能力であることは、技
術上周知である。通常、熱はプラスチック封入体を通じ
ては容易に放散しない。熱の放散は、封入用のパッケー
ジにおいては、ヒート・スプレッダなどのメタル・スラ
ブをパッケージに追加することによって改善されている
。メタルの追加によって、デバイスの熱放散が改善され
るが、これによって封入体内に応力およびひび割れがざ
らに生じる。これによって良好な組立歩留まりの獲得の
点で、ならびにハンダに対する浸漬および気相に対する
露出などの種々の信頼性要件に耐えるという点で、パッ
ケージの質に欠陥を生じる。
素が封入されたデバイスの熱放散能力であることは、技
術上周知である。通常、熱はプラスチック封入体を通じ
ては容易に放散しない。熱の放散は、封入用のパッケー
ジにおいては、ヒート・スプレッダなどのメタル・スラ
ブをパッケージに追加することによって改善されている
。メタルの追加によって、デバイスの熱放散が改善され
るが、これによって封入体内に応力およびひび割れがざ
らに生じる。これによって良好な組立歩留まりの獲得の
点で、ならびにハンダに対する浸漬および気相に対する
露出などの種々の信頼性要件に耐えるという点で、パッ
ケージの質に欠陥を生じる。
ホーキンスに1988年4月26日付で付与された「レ
ール接続マルチチップ・リードフレーム、方法およびパ
ッケージ」と題する米国特許第4゜740.868号は
、複数の半導体チップをマウントしてマルチチップ・パ
ッケージを形成できる複数のレールを有するリードフレ
ームを教示している。半導体チップは°、ワイヤポンド
によりレ−ルに電気的に接続され、ざらに、複数のレー
ルはヒートシンクとして機能する。
ール接続マルチチップ・リードフレーム、方法およびパ
ッケージ」と題する米国特許第4゜740.868号は
、複数の半導体チップをマウントしてマルチチップ・パ
ッケージを形成できる複数のレールを有するリードフレ
ームを教示している。半導体チップは°、ワイヤポンド
によりレ−ルに電気的に接続され、ざらに、複数のレー
ルはヒートシンクとして機能する。
オオノ他の2つの論文、すなわち、一つは「ASIG汎
用リードフレームの特性」 (電子材料、1988年4
月号85〜90頁)と題する論文、もう一つは「可変ダ
イ・パッド付きASIG汎用リードフレームの開発」
(電子情報通信学会、1987年10月27日、SDM
87−106゜ICD 87−64)は、ASI
C用途向けの汎用リードフレームを開示している。絶縁
ダイ・パッド・テープはリードフレームの内側リード上
に配設され、またIC/LSIチップは、ダイ・パッド
・テープ上に配設される。チップをリードフレームに接
着する他に、ダイ・パッド・テープは内側リードを固定
して保持する。ダイ・パッド・テープのサイズは、採用
するチップのサイズによって異なる。しかし、最大の熱
放散が得られるようにダイに熱的に接触する内側リード
部分を最大にすることについては、記載されていない。
用リードフレームの特性」 (電子材料、1988年4
月号85〜90頁)と題する論文、もう一つは「可変ダ
イ・パッド付きASIG汎用リードフレームの開発」
(電子情報通信学会、1987年10月27日、SDM
87−106゜ICD 87−64)は、ASI
C用途向けの汎用リードフレームを開示している。絶縁
ダイ・パッド・テープはリードフレームの内側リード上
に配設され、またIC/LSIチップは、ダイ・パッド
・テープ上に配設される。チップをリードフレームに接
着する他に、ダイ・パッド・テープは内側リードを固定
して保持する。ダイ・パッド・テープのサイズは、採用
するチップのサイズによって異なる。しかし、最大の熱
放散が得られるようにダイに熱的に接触する内側リード
部分を最大にすることについては、記載されていない。
したがって、本発明の目的は、熱放散の改善を可能にす
るフラグレス・リードフレーム、パッケージおよび方法
を提供することである。
るフラグレス・リードフレーム、パッケージおよび方法
を提供することである。
本発明の他の目的は、単一のリードフレームのサイズお
よび構成を種々のサイズの半導体ダイに採用できるフラ
グレス・リードフレーム、パッケージおよび方法を提供
することである。
よび構成を種々のサイズの半導体ダイに採用できるフラ
グレス・リードフレーム、パッケージおよび方法を提供
することである。
本発明のさらに他の目的は、組立歩留まりの増加を可能
にするフラグレス・リードフレーム、パッケージおよび
方法を提供することである。
にするフラグレス・リードフレーム、パッケージおよび
方法を提供することである。
本発明のざらに他の目的は、最終デバイスがはんだに対
する浸漬および気相に対する露出などの信頼性要件に耐
えられるフラグレス・リードフレーム、パッケージおよ
び方法を提供することである。
する浸漬および気相に対する露出などの信頼性要件に耐
えられるフラグレス・リードフレーム、パッケージおよ
び方法を提供することである。
(11題を解決するための手段〉
これらおよびその他の目的および利点は、本発明では、
半導体ダイの裏側の表面積の少なくとも50%が複数の
リードに熱的に結合されるように、複数のリード、なら
びにその上に接着された半導体ダイを有するフラグレス
・リードフレームをその一部に採用している一実施例に
より達成される。
半導体ダイの裏側の表面積の少なくとも50%が複数の
リードに熱的に結合されるように、複数のリード、なら
びにその上に接着された半導体ダイを有するフラグレス
・リードフレームをその一部に採用している一実施例に
より達成される。
ざらに、半導体ダイは、複数のリードがダイに熱的およ
び電気的に結合されるように、複数のリードの一部また
は全部にワイヤボンディングされている。封入体は、複
数のリードの一部がそこから伸びるように、半導体ダイ
およびリードフレームの周囲に配設される。
び電気的に結合されるように、複数のリードの一部また
は全部にワイヤボンディングされている。封入体は、複
数のリードの一部がそこから伸びるように、半導体ダイ
およびリードフレームの周囲に配設される。
(実施例)
第1図はフラグレス・リードフレーム10の拡大平面図
であり、第2図は第1図のリードフレーム10を採用し
ている半導体デバイス・パッケージ12の拡大断面図で
ある。リードフレーム10は複数のり一ド14を含む。
であり、第2図は第1図のリードフレーム10を採用し
ている半導体デバイス・パッケージ12の拡大断面図で
ある。リードフレーム10は複数のり一ド14を含む。
半導体ダイ16(第1図に輪郭を破線で示す)は、電気
絶縁フィルム18によりリードフレーム10の複数のリ
ード14に接合されている。他のフィルムも使用できる
が、好ましい電気絶縁フィルム18はポリイミドおよび
エポキシである。当業者は、半導体ダイ16の裏側が複
数のり一ド14に電気的に接触して短絡を起こさないよ
うにフィルム18を電気的に絶縁することが重要である
ことを理解すべきである。電気絶縁フィルム18は、熱
が半導体ダイ16から、また半導体デバイスのパッケー
ジ12から複数のり−ド14に伝達できるように、良質
の熱伝導体でなければならない。電気絶縁フィルム18
は熱抵抗が最小になるようにできるだけ薄くすることが
望ましい。好適な実施例は、未だウェーハの形態にある
間に半導体ダイ16の裏側に配設する電気絶縁フィルム
18を含むが、当業者は、電気絶縁フィルム18がリー
ドフレーム10の複数のり一ド14上に形成され、半導
体ダイ16をその上に接着できることを理解すべきであ
る。電気絶縁フィルム18はまた、デバイスがカプセル
に封入されるまで、リードフレーム10の複数のリード
14を所定の場所に保持するのに役立つ。
絶縁フィルム18によりリードフレーム10の複数のリ
ード14に接合されている。他のフィルムも使用できる
が、好ましい電気絶縁フィルム18はポリイミドおよび
エポキシである。当業者は、半導体ダイ16の裏側が複
数のり一ド14に電気的に接触して短絡を起こさないよ
うにフィルム18を電気的に絶縁することが重要である
ことを理解すべきである。電気絶縁フィルム18は、熱
が半導体ダイ16から、また半導体デバイスのパッケー
ジ12から複数のり−ド14に伝達できるように、良質
の熱伝導体でなければならない。電気絶縁フィルム18
は熱抵抗が最小になるようにできるだけ薄くすることが
望ましい。好適な実施例は、未だウェーハの形態にある
間に半導体ダイ16の裏側に配設する電気絶縁フィルム
18を含むが、当業者は、電気絶縁フィルム18がリー
ドフレーム10の複数のり一ド14上に形成され、半導
体ダイ16をその上に接着できることを理解すべきであ
る。電気絶縁フィルム18はまた、デバイスがカプセル
に封入されるまで、リードフレーム10の複数のリード
14を所定の場所に保持するのに役立つ。
半導体ダイ16の裏側の表面積の少なくとも50%が複
数のリード14に熱的に結合されるように、半導体ダイ
16は、リードフレーム10の複数のり一ド14に付着
されることが重要である。
数のリード14に熱的に結合されるように、半導体ダイ
16は、リードフレーム10の複数のり一ド14に付着
されることが重要である。
好適な実施例では、半導体ダイ16の裏側表面積の少な
くとも70%が複数のり一ド14に熱的に結合される。
くとも70%が複数のり一ド14に熱的に結合される。
表面積の少なくとも50%をカバーするために、複数の
リード14のすべての部材を、半導体ダイ16の裏側に
熱的に結合する必要がないことを理解するべきである。
リード14のすべての部材を、半導体ダイ16の裏側に
熱的に結合する必要がないことを理解するべきである。
事実、複数のり一ド14の部材すべてが半導体ダイ16
の下まで伸びる必要はない。
の下まで伸びる必要はない。
半導体ダイ16の裏側表面積の大部分が熱接触している
ため、熱の大半は、電気絶縁フィルム18を通じてダイ
の裏側から直接、複数のリード14へと放散し、半導体
デバイス・パッケージ12から複数のり−ド14を介し
て放散する。ざらに、半導体ダイ16の裏側表面積の大
部分が熱接触しているため、熱は、ホット・スポット(
熱が保持される部分)が半導体ダイ16に形成されない
よう、半導体ダイ16から均一に放散する。
ため、熱の大半は、電気絶縁フィルム18を通じてダイ
の裏側から直接、複数のリード14へと放散し、半導体
デバイス・パッケージ12から複数のり−ド14を介し
て放散する。ざらに、半導体ダイ16の裏側表面積の大
部分が熱接触しているため、熱は、ホット・スポット(
熱が保持される部分)が半導体ダイ16に形成されない
よう、半導体ダイ16から均一に放散する。
ここに開示するリードフレーム10は、これを採用する
半導体パッケージからの主な熱流経路を構成する。従来
のリードフレームを有するパッケージの場合に一般的で
あったプラスチックの封入体を介して熱を伝導すること
に対する依存性は、実質的に減少する。しかし、リード
フレーム10は、プラスチック塊を介して第2の熱流経
路を改善し、熱の除去はプラスチック表面で行われ、実
質的に対流および放飼によって行う。金属とプラスチッ
クとの比が相対的に高いと、プラスチックの封入体を通
じて熱が効果的かつ均一に拡散する。
半導体パッケージからの主な熱流経路を構成する。従来
のリードフレームを有するパッケージの場合に一般的で
あったプラスチックの封入体を介して熱を伝導すること
に対する依存性は、実質的に減少する。しかし、リード
フレーム10は、プラスチック塊を介して第2の熱流経
路を改善し、熱の除去はプラスチック表面で行われ、実
質的に対流および放飼によって行う。金属とプラスチッ
クとの比が相対的に高いと、プラスチックの封入体を通
じて熱が効果的かつ均一に拡散する。
本発明によればリードフレームが多様性を有する必要が
なくなる。一種類のリードフレームのサイズおよび構成
が種々のサイズの半導体ダイに採用できるという汎用性
を有する。第1図では、異なるサイズの半導体ダイ16
Aおよび16Bの輪郭によって汎用性を示している。さ
らに、単一のリードフレーム10の同一表面または反対
側表面の上に複数の半導体ダイ16をマウントすること
もできる。
なくなる。一種類のリードフレームのサイズおよび構成
が種々のサイズの半導体ダイに採用できるという汎用性
を有する。第1図では、異なるサイズの半導体ダイ16
Aおよび16Bの輪郭によって汎用性を示している。さ
らに、単一のリードフレーム10の同一表面または反対
側表面の上に複数の半導体ダイ16をマウントすること
もできる。
半導体ダイ16は、電気絶縁フィルム18を使用してリ
ードフレーム10の複数のリード14にいったんマウン
トされると、次にワイヤボンディング・プロセスによっ
て複数のり−ド14に電気的に接続される。ワイヤボン
ド20は半導体ダイ16の接点から直接複数のり一ド1
4の種々の部材に伸びている。この構成によって、リー
ド14の一部または全部を半導体ダイ16に熱的および
電気的に結合することができる。また、半導体ダイ16
の裏側から複数のリード14への熱接続が生じる一方で
、ワイヤボンド20を介して複数のリード14の全部ま
たは一部への電気的接続が生じる。
ードフレーム10の複数のリード14にいったんマウン
トされると、次にワイヤボンディング・プロセスによっ
て複数のり−ド14に電気的に接続される。ワイヤボン
ド20は半導体ダイ16の接点から直接複数のり一ド1
4の種々の部材に伸びている。この構成によって、リー
ド14の一部または全部を半導体ダイ16に熱的および
電気的に結合することができる。また、半導体ダイ16
の裏側から複数のリード14への熱接続が生じる一方で
、ワイヤボンド20を介して複数のリード14の全部ま
たは一部への電気的接続が生じる。
ワイヤボンディングがいったん行われると、デバイスは
通常プラスチック製の封入体22で封入される。この分
野では周知のように、プラスチックの封入体は、複数の
り一ド14の一部のみがそこから外部へと露出して伸び
るように、半導体ダイ16およびリードフレーム16の
周囲に配設される。通常のリードフレームのフラグ周囲
に形成される封入体とは異なり、封入体が複数のリード
14の部材間に形成される可能性があるため、リードフ
レーム10はプラスチックの封入体に非常によく結合す
る。ざらに封入体22は、複数のリード14が互いに接
触せず、デバイスの動作中に短絡を生じせしめないよう
に、複数のリード14を適所に保持する。
通常プラスチック製の封入体22で封入される。この分
野では周知のように、プラスチックの封入体は、複数の
り一ド14の一部のみがそこから外部へと露出して伸び
るように、半導体ダイ16およびリードフレーム16の
周囲に配設される。通常のリードフレームのフラグ周囲
に形成される封入体とは異なり、封入体が複数のリード
14の部材間に形成される可能性があるため、リードフ
レーム10はプラスチックの封入体に非常によく結合す
る。ざらに封入体22は、複数のリード14が互いに接
触せず、デバイスの動作中に短絡を生じせしめないよう
に、複数のリード14を適所に保持する。
第1図は、本発明の実施例に従ったフラグレス・す、−
ドフレームの拡大平面図である。 第2図は、第1図のリードフレームを採用する半導体デ
バイス・パッケージの拡大断面図である。 10、、、リードフレーム、12゜ バイス・パッケージ、 14、、、複数のリード、16.。 1B、、、電気絶縁フィルム 20、、、ワイヤボンド、22.。 半導体デ 半導体ダイ、 封入体
ドフレームの拡大平面図である。 第2図は、第1図のリードフレームを採用する半導体デ
バイス・パッケージの拡大断面図である。 10、、、リードフレーム、12゜ バイス・パッケージ、 14、、、複数のリード、16.。 1B、、、電気絶縁フィルム 20、、、ワイヤボンド、22.。 半導体デ 半導体ダイ、 封入体
Claims (1)
- 【特許請求の範囲】 1、半導体ダイが複数のリードに結合され、それにより
、前記半導体ダイの裏側表面−積の少なくとも50%が
前記複数のリードに熱的に結合され、前記複数のリード
の一部または全部が前記半導体ダイに熱的および電気的
に結合されることを特徴とする、複数のリードを有する
フラグレス・リードフレーム。 2、当該リードフレームの前記複数のリードとその上に
配設される半導体ダイとの間に電気絶縁材料が配設され
ることを特徴とする請求項1記載のリードフレーム。 3、前記電気絶縁材料によつて、前記半導体ダイが当該
リードフレームの前記複数のリードに接合されることを
特徴とする請求項2記載のリードフレーム。 4、半導体ダイが未だウェーハの形態にある間に半導体
ダイの裏側に電気絶縁材料が配設されることを特徴とす
る請求項3記載のリードフレーム。 5、前記電気絶縁材料がポリイミドまたはエポキシによ
って構成されることを特徴とする請求項4記載のリード
フレーム。 6、一種類のリードフレームのサイズおよび構成が種々
のサイズの半導体ダイに採用できることを特徴とする請
求項1記載のリードフレーム。 7、複数のリードを有するフラグレス・リードフレーム
; 前記複数のリードにボンディングされた半導体ダイであ
って、前記半導体ダイの裏側表面積の少なくとも50%
が前記複数のリードに熱的に結合され、前記複数のリー
ドの一部または全部が前記半導体ダイに熱的および電気
的に結合される、ところの半導体ダイ;および 前記半導体ダイおよび前記リードフレームの周囲に配設
された封入体であつて、そこから前記複数のリードの一
部が伸びている封入体; によって構成されることを特徴とする半導体デバイスパ
ッケージ。 8、半導体ダイが電気絶縁材料によつてリードフレーム
の複数のリードに接合されることを特徴とする請求項7
記載の半導体デバイス用パッケージ。 9、半導体ダイが未だウェーハの形態にある間に半導体
ダイの裏側に電気絶縁材料が配設されることを特徴とす
る請求項8記載の半導体デバイスパッケージ。 10、電気絶縁材料がポリイミドまたはエポキシによつ
て構成されることを特徴とする請求項9記載の半導体デ
バイスパッケージ。 11、一種類のリードフレームのサイズおよび構成が種
々のサイズの半導体ダイに採用できることを特徴とする
請求項7記載の半導体デバイスパッケージ。 12、封入体がプラスチックによつて構成されることを
特徴とする請求項7記載の半導体デバイスパッケージ。 13、複数のリードを有するフラグレス・リードフレー
ムを設ける段階; 前記リードフレームの前記複数のリードに半導体ダイを
接合して、前記半導体ダイの裏側表面積の少なくとも5
0%が前記複数のリードに熱的に結合されるようにする
段階; 前記半導体ダイを前記リードフレームの前記複数のリー
ドに電気的に接続する段階;および、前記半導体ダイお
よび前記リードフレームを封入して、前記複数のリード
の一部が封入体から伸びるようにする段階; によって構成されることを特徴とする半導体デバイスパ
ッケージの製造方法。 14、半導体ダイが電気絶縁材料によつてリードフレー
ムの複数のリードに接合されることを特徴とする請求項
13記載の方法。 15、半導体ダイが未だウェーハの形態にある間に半導
体ダイの裏側に電気絶縁材料が配設されることを特徴と
する請求項14記載の方法。 16、電気絶縁材料がポリイミドまたはエポキシによつ
て構成されることを特徴とする請求項15記載の方法。 17、一種類のリードフレームのサイズおよび構成が種
々のサイズの半導体ダイに採用できることを特徴とする
請求項13記載の方法。 18、封入体がプラスチックによつて構成されることを
特徴とする請求項13記載の方法。 19、半導体ダイかリードフレームの複数のリードに直
接ワイヤボンディングされて電気的に接続されることを
特徴とする請求項13記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37312889A | 1989-06-29 | 1989-06-29 | |
| US373,128 | 1989-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338057A true JPH0338057A (ja) | 1991-02-19 |
Family
ID=23471089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2168588A Pending JPH0338057A (ja) | 1989-06-29 | 1990-06-28 | フラグレス・リードフレーム、それを用いたパッケージおよび製法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0405330A3 (ja) |
| JP (1) | JPH0338057A (ja) |
| KR (1) | KR910001949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878595A (ja) * | 1994-08-29 | 1996-03-22 | Analog Devices Inc <Adi> | 改善された熱放散を備えたicパッケージ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168345A (en) * | 1990-08-15 | 1992-12-01 | Lsi Logic Corporation | Semiconductor device having a universal die size inner lead layout |
| JPH04120765A (ja) * | 1990-09-12 | 1992-04-21 | Seiko Epson Corp | 半導体装置とその製造方法 |
| WO1996013855A1 (en) * | 1994-10-27 | 1996-05-09 | National Semiconductor Corporation | A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die |
| DE10146306A1 (de) * | 2001-09-19 | 2003-01-02 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung |
| US7109573B2 (en) * | 2003-06-10 | 2006-09-19 | Nokia Corporation | Thermally enhanced component substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716761A (en) * | 1972-05-03 | 1973-02-13 | Microsystems Int Ltd | Universal interconnection structure for microelectronic devices |
| CA1238119A (en) * | 1985-04-18 | 1988-06-14 | Douglas W. Phelps, Jr. | Packaged semiconductor chip |
| US4740868A (en) * | 1986-08-22 | 1988-04-26 | Motorola Inc. | Rail bonded multi-chip leadframe, method and package |
| JPH01161743A (ja) * | 1987-12-17 | 1989-06-26 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-06-21 EP EP19900111747 patent/EP0405330A3/en not_active Withdrawn
- 1990-06-26 KR KR1019900009448A patent/KR910001949A/ko not_active Withdrawn
- 1990-06-28 JP JP2168588A patent/JPH0338057A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878595A (ja) * | 1994-08-29 | 1996-03-22 | Analog Devices Inc <Adi> | 改善された熱放散を備えたicパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0405330A2 (en) | 1991-01-02 |
| EP0405330A3 (en) | 1992-05-06 |
| KR910001949A (ko) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US6314639B1 (en) | Chip scale package with heat spreader and method of manufacture | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| CN101548377B (zh) | 具有增强散热功能的封装集成电路 | |
| US20030011054A1 (en) | Power module package having improved heat dissipating capability | |
| KR0178623B1 (ko) | 반도체 장치 | |
| US5822848A (en) | Lead frame having a detachable and interchangeable die-attach paddle | |
| US20070122943A1 (en) | Method of making semiconductor package having exposed heat spreader | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JPH0777258B2 (ja) | 半導体装置 | |
| US7221055B2 (en) | System and method for die attach using a backside heat spreader | |
| US6168975B1 (en) | Method of forming extended lead package | |
| JPH0338057A (ja) | フラグレス・リードフレーム、それを用いたパッケージおよび製法 | |
| JPH04207061A (ja) | 半導体装置 | |
| US7233056B1 (en) | Chip scale package with heat spreader | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| KR100214857B1 (ko) | 멀티 칩 패키지 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPS60110145A (ja) | 樹脂封止型半導体装置 | |
| JPH1197586A (ja) | 半導体装置およびその製造方法 |