JPH04120765A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH04120765A
JPH04120765A JP2240161A JP24016190A JPH04120765A JP H04120765 A JPH04120765 A JP H04120765A JP 2240161 A JP2240161 A JP 2240161A JP 24016190 A JP24016190 A JP 24016190A JP H04120765 A JPH04120765 A JP H04120765A
Authority
JP
Japan
Prior art keywords
lead
inner lead
thickness
insulating substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2240161A
Other languages
English (en)
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2240161A priority Critical patent/JPH04120765A/ja
Priority to TW080107045A priority patent/TW198767B/zh
Priority to KR1019910015564A priority patent/KR970000219B1/ko
Priority to GB9119362A priority patent/GB2247988B/en
Publication of JPH04120765A publication Critical patent/JPH04120765A/ja
Priority to HK101497A priority patent/HK101497A/xx
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野コ 本発明は半導体装置とその製造方法に係り、更に詳しく
はパッケージの多ピン化に関するものである。
［従来の技術］ 第６図は従来のワイヤボンディング方式の半導体装置を
一部断面で示した斜視図、第７図は同半導体装置の要部
を拡大して示す斜視図である。図において、１はリード
フレームで、中央部には支持腕３で支持されたダイパッ
ド２か設けられて０る。４はリードフレーム１から中心
部に向かって突設された多数のインナリードで、その先
端部はダイパッド２の周辺にダイパッド２と所定の間隔
を隔てて対向配置されている。５はダイツク・ノド２上
に接着剤により取付けられた半導体素子で、半導体素子
５に設けたボンディングパッドと、これに対応する各イ
ンナリード４とはそれぞれワイヤ６により接続されてい
る。
上記のようにして多数のインナリード４に接続された半
導体素子５はアウタリード７の一部を残してインナリー
ド４及びダイパッド２と共にエポキシ樹脂の如きプラス
チックによりパッケージ８して封止される。ついで、パ
ッケージ８から突出したアウタリード７を折り曲げて端
子とし、ワイヤボンディング方式の半導体装置が製造さ
れる。
第８図は従来のＴＡＢ方式の半導体装置の断面図である
。図において、フィルムキャリア１０のデバイスホール
内に半導体素子５を配設し、半導体素子５に設けたボン
ディングパッドにフィルムキャリア１０に設けたフィン
ガー１１をそれぞれ接続し、半導体素子５、フィンガー
１１の一部をエポキシ樹脂の如きプラスチック１２にて
封止し、ＴＡＢ方式の半導体装置が製造される。
［発明が解決しようとする課題］ 上記のような従来のワイヤボンディング方式及びＴＡＢ
方式の半導体装置においては、半導体素子の大きさ、ボ
ンディングパッドの配置等に応じて、これに適合するリ
ードフレームのインナリード及びフィルムキャリアに設
けられるフィンガーを設計し、製作している。
ところで、最近の電子機器の小型化、薄形化に伴い、パ
ッケージの多ピン化を図るため、インナリードのピッチ
間隔を狭くし、インナリードの数を増やす必要があるが
、従来のワイヤボンディング方式の半導体装置ではリー
ドフレームにおけるアウタリード７とインナリード４の
厚さは同一であり、エツチング或いはプレスによってそ
の幅を狭くする微細加工を施すことができず、現状では
リードフレーム１の板厚を１５０−とするとこれに対し
てインナリード４のピッチ間隔を２５０−までとするの
が限界であり、リードフレーム１の厚さをそのままにし
て、ピッチ間隔を狭ばめ、インナリード４の数を増やし
て多ビン化を図ることは困難であるという課題があった
。ＴＡＢ方式においてはフィンガー１１の板厚が３０〜
５０−であり、強度面にて弱いという課題があった。ま
た、ワイヤボンディング方式の半導体装置にあっては、
インナリード４のピッチ間隔を十分に確保するために、
インナリード４を半導体素子５に対して放射状に配置し
なければならず、そのため半導体素子５とインナリード
４の先端との距離が長くなり、その分ワイヤ６か長くな
って垂れ下がりを生じ、半導体素子５とインナリード４
をパッケージ８によって封止する場合にワイヤ流れが生
じ、垂れ下がったワイヤ６同士がエツジショートするお
それかあるという課題があった。
本発明は上記の課題を解決するためになされたもので、
パッケージの多ビン化が図れ、エツジショートを防止で
き、製作コストが安価な半導体装置とその製造方法を得
ることを目的とするものである。
［課題を解決するための手段］ 本発明に係るワイヤボンディング方式の半導体装置は、
リードフレームにおけるアウタリードの厚さの約１ノ５
〜１／３の厚さのインナリードと、リードフレームにお
けるインナリードと同じ厚さのダイパッドと、ダイ・パ
ッド、アウタリードの一部及びインナリードを接着して
いる絶縁基板と、ダイパッド上に接着固定された半導体
素子と、半導体素子のボンディングパッドとインナリー
ドとを接続しているワイヤと、半導体素子、絶縁基板、
アウタリードの一部及びインナリードの一部を封止して
いるパッケージとで構成したものである。
また、本発明に係るワイヤボンディング方式の半導体装
置の製造方法は、リードフレーム素材板の裏面中央部に
絶縁基板を接着させた後にリードフレーム素材板の表面
中央部にリードフレーム素材板の厚さの約１１５〜１／
３の厚さのインナリード領域部をハーフエツチングによ
り形成するか、リードフレーム素材板の表面に前記イン
ナリード領域部を形成した後にリードフレーム素材板の
裏面中央部に絶縁基板を接着させ、しかる後にリードフ
レーム素材板のインナリード領域部具外の部分にエツチ
ングによりアウタリードを形成し、その後インナリード
領域部にエツチングによりその中央部にダイパッドを形
成すると共にその中央部周辺にアウタリードの厚さの約
１１５〜１／３の厚さのインナリードを形成し、ダイパ
ッド上に半導体素子を接着固定し、その半導体素子のボ
ンディングパッドとインナリードとをワイヤで接続し、
半導体素子、絶縁基板、アウタリードの一部及びインナ
リードを封止材で封止するようにしたものである。
更にもう一つの半導体装置の製造方法は、リードフレー
ム素材板の裏面中央部に絶縁基板を接着した後にリード
フレーム素材板の表面中央部にリードフレーム素材板の
厚さの約１１５〜Ｌ／３の厚さのインナリード領域部を
ハーフエツチングにより形成し、しかる後にリードフレ
ーム素材板のインナリード領域部具外の部分を絶縁基板
と共にプレスしてアウタリードを形成し、その後インナ
リード領域部にエツチングによりその中央部にダイパッ
ドを形成すると共にその中央部周辺にアウタリードの厚
さの約１１５〜ｌ／３の厚さのインナリードを形成し、
ダイパッド上に半導体素子を接着固定し、その半導体素
子のボンディングパッドとインナリードとをワイヤで接
続し、半導体素子、絶縁基板、アウタリードの一部及び
インナリードを封止材で封止するようにしている。
また、本発明に係るＴＡＢ方式の半導体装置は、フィル
ムキャリアのフィンガーにおけるアウタリードの厚さの
約１／３　／１／２の厚さのインナリードと、フィンガ
ーのアウタリードの一部及びインナリードを接着してい
る絶縁基板と、インナリードにボンディングパッドが接
続された半導体素子と、半導体素子、絶縁基板、アウタ
リードの一部及びインナリードを封止しているパッケー
ジとからなるように構成している。
［作　用コ 本発明のワイヤボンディング方式の半導体装置において
は、リードフレームのインナリードをアウタリードの厚
さの約１）５〜１／３の厚さに形成したから、アウタリ
ードの厚さをそのままにしてアウタリードの強度を確保
しながら、インナリードの幅を狭くでき、インナリード
のピッチ間隔を狭ばめてインナリードの数を増やすこと
が可能となる。また、絶縁基板に接着固定された厚さの
薄いインナリードとダイパッド上に接着固定されている
半導体素子のボンディングパッドとをワイヤで接続する
ようにしているから、インナリードは絶縁基板によって
強度が補強され、インナリードへのワイヤの接続時にイ
ンナリードのばたつきか生ぜず、ワイヤの接続をスムー
ズに、しかも確実に行うことができる。
また、ワイヤボンディング方式の半導体装置の製造はリ
ードフレーム素材板の裏面中央部に絶縁基板を接着させ
た後にリードフレーム素材板の表面中央部にリードフレ
ーム素材板の厚さ約１１５〜１／３の厚さのインナリー
ド領域部を７１−フエ・ソチングにより形成するか、リ
ードフレーム素材板の表面に前記インナリード領域部を
形成した後にリードフレーム素材板の裏面中央部に絶縁
基板を接着させ、しかる後にリードフレーム素材板のイ
ンナリード領域部具外の部分にエツチングによりアウタ
リードを形成し、その後インナリード領域部に対してエ
ツチングによりその中央部にダイツク・ソドを形成する
と共にその中央部周辺にアウタリードの厚さの約１１５
〜１／３の厚さのインナリードを形成し、ダイパッド上
に半導体素子を接着固定し、その半導体素子のボンディ
ングパッドとインナリードとをワイヤで接続し、半導体
素子、絶縁基板、アウタリードの一部及びインナリード
を封止材で封止するようにしたから、厚さがアウタリー
ドより薄くなったインナリードの強度を絶縁基板で補強
できることとなり、従来と同様にエツチング工程でイン
ナリードの幅を狭くする微細加工を施すことが可能とな
り、コストをあまりかけずにピッチ間隔の狭い多くのイ
ンナリードを得ることができる。更に、リードフレーム
素材板のインナリード領域部具外の部分にアウタリード
をプレスによって形成することにより、エツチング工程
によるよりも製造時間が短縮されると共に製造コストか
低減化される。
更にまた、本発明のＴＡＢ方式の半導体装置においては
、フィルムキャリアに設けられたフィンガーのインナリ
ードをアウタリードの厚さの約１／３〜１／２の厚さに
形成するようにしたから、アウタリードの強度を確保し
ながら、インナリードの幅を狭くでき、インナリードの
ピッチ間隔を狭ばめてインナリードの数を増やすことが
可能となる。また、絶縁基板に接着固定された厚さの薄
いインナリードに半導体素子のボンディングパッドを接
続するようにしているから、インナリードは絶縁基板に
よって強度が補強され、インナリードへの半導体素子の
ボンディングパッドの接続時にインナリードのばたつき
が生ぜず、半導体チップとの接続をスムーズに、しかも
確実に行うことができる。
［実施例］ 第１図は本発明の一実施例であるワイヤボンディング方
式の半導体装置を示す断面図、第２図は同半導体装置の
要部を示す斜視図である。図において、２１はリードフ
レームで、中央部には絶縁基板に接着されたダイパッド
２２が設けられている。
２３はリードフレーム２１から中心部に向って突設され
た多数のインナリードで、その先端部はダイパッド２２
の周辺にダイパッド２２と所定間隔を隔てて対向配置さ
れている。２４はインナリード２３と一体のアウタリー
ドである。本発明の実施例ではインナリード２３はアウ
タリード２４の厚さ１５０１ＪＩ１１に対してそれより
大幅に薄い３０−〜５０−の厚さに形成されている。従
ってインナリード２３の先端側の幅も３０〜５０Ｉ４１
Ｉ程度となり、インナリード２３のピッチ間隔も５０〜
１００−に形成されている。また、インナリード２３の
先端部表面には銀メツキ２３ａが施されている。２５は
ダイパッド２２、アウタリード２４の一部、インナリー
ド２３を接着状態に搭載している絶縁基板、２Ｂはダイ
パッド２２上に接着剤により取り付けられた半導体素子
で、半導体素子２Ｂに設けたボンディングパッドとこれ
に対応する各インナリード２３とはそれぞれワイヤ２７
により接続されている。かかるインナリード２３へのワ
イヤ２７の接続時にインナリード２３は絶縁基板２５に
接着されて強度が補強されているから、インナリード２
３はばたつきを生ぜず、ワイヤ２７の接続がスムーズに
しかも確実に行われる。
このようにして多数のインナリード２３に接続された半
導体素子２６はアウタリード２４の一部を残してインナ
リード２３、ダイパッド２２及び絶縁基板２５と共にエ
ポキシ樹脂の如きプラスチックによりパッケージ２８さ
れて封止される。ついで、バッケ−ジ２８から突出した
アウタリード２４を折り曲げて端子とし、ワイヤボンデ
ィング方式の半導体装置か製造される。
かかる半導体装置はアウタリード２４の厚さが従来と同
一であってもインナリード２３のピ・ソチ間隔が従来の
２５０−から５０〜１００−と狭くなった分だけ、イン
ナリード２３の数を増やすことかでき、ワイヤボンディ
ング方式の半導体装置について従来の２００ピンから４
００ビンにパッケージ２８の多ピン化が図れる。
また、インナリード２３の先端を半導体素子２Ｂに近づ
けることができるため、ワイヤ２７の長さを短かくして
ワイヤ２７の垂れ下がりをなくすことにより、パッケー
ジ２８による半導体素子２６等の封止時に生じていたワ
イヤ２７同士のエツジショートがなくなった。
次に、半導体装置の製造方法について説明する。
第３図（ａ）〜（ｅ）は本発明のワイヤボンディング方
式の半導体装置のリードフレーム製造工程を示す説明図
であり、第３図（ａ）に示す銅又は４−２アロイて形成
された厚さ１５０−で正方形のリードフレーム素材板２
９の裏面中央部にポリイミド、ガラスエポキシ、セラミ
ック等の絶縁材料で形成された絶縁基板２５を第３図（
ｂ）に示す如く接着剤で接着して貼り付ける。しかる後
に、第３図（Ｃ）に示すようにリードフレーム素材板２
９の表面中央部に厚さ３０〜５０１ａ＋のインナリード
領域部３０をハーフエツチングにより形成する。なお、
リードフレム素材板２９にインナリード領域部３０を形
成した後に絶縁基板２５を貼り付けるようにしてもよい
。次に、第３図（ｄ）に示すように、リードフレーム素
材板２９のインナリード領域部３０以外の部分である周
辺部分にエツチングによりアウタリード２４を形成し、
その後に第３図（ｅ）に示すようにインナリード領域部
３０に対してエツチングによりその中央部にダイパッド
２２を形成すると共にその中央部周辺に厚さ３０〜５０
．のインナリード２３を形成する。
こうして、アウタリード２４とその厚さの約１１５〜１
／３の厚さのインナリード２３とを有し、絶縁基板２５
が貼り付けられたリードフレーム２１が形成される。
このように、インナリード２３の厚さをアウタリード２
４より薄くし、薄くなったインナリード２３の強度を絶
縁基板２５て補強するようにすることにより、従来と同
様にエツチング工程でインナリード２３の幅を狭くする
微細加工を施すことが可能となり、コストをあまりかけ
ずに、ビ・ノチ間隔の狭い多くのインナリード２３を得
ることができる。
しかる後は、かかるリードフレーム２１のダイ／くラド
２２上に半導体素子２６を接着固定し、その半導体素子
２６のボンディングパッドとインナリード２３とをワイ
ヤ２７で接続し、半導体素子２６、絶縁基板２５、イン
ナリード２３及びアウタリード２４の一部を封止材であ
るエポキシ樹脂でパッケージ２８シて封止し、パッケー
ジ２８から突出したアウタリード２４を折り曲げて端子
とし、ワイヤボンディング方式の半導体装置が製造され
る。
第４図（ａ）〜（ｅ）は本発明のワイヤボンディング方
式の半導体装置のリードフレームのもう一つの製造工程
を示す説明図であり、第３図（ａ）〜（ｅ）に示す製造
工程と異なるところはリードフレーム素材板２９のイン
ナリード領域部３０以外の部分に、エツチング工程によ
るのではなく、プレスによって絶縁基板２５も一緒にプ
レスしてアウタリード２４を形成することである。かか
るプレス工程はエツチング工程によるよりも製造時間が
短縮されると共に製造コストも安くて済む。
第５図は本発明のもう一つの実施例であるＴＡＢ方式の
半導体装置を示す断面図である。この実施例はリードフ
レーム４１のインナリード４２はアウタリード４３の厚
さ１５０−に対してそれより大幅に薄い３０〜５０．の
厚さに形成されている。従って、そのインナリード４２
の先端側の幅も３０〜５〇−程度となり、インナリード
４２のピッチ間隔も５０〜１００−に形成されている。
４４はアウタリード４３の一部及びインナリード４２を
接着して搭載している絶縁基板である。そして半導体素
子２７に設けたボンディングパッドにリードフレーム４
１のインナリード４２をそれぞれ接続し、半導体素子２
６、絶縁基板４４、アウタリード４３の一部及びインナ
リード４２をエボキン樹脂によりパッケージ４５シて封
止し、ノ々・ンケージ４５から突出したアウタリード４
３を折曲げて端子とし、ＴＡＢ方式の半導体装置か製造
される。
かかる半導体装置はリードフレーム４１のアウタリード
４３の厚さが従来と同一であっても、インナリード４２
のピッチ間隔か従来の２５０−から５０〜１００−と狭
くなった分だけ、インナリード４２の数を増やすことか
でき、ＴＡＢ方式の半導体装置であってもパッケージ４
５の多ピン化が図れる。
［発明の効果］ 本発明のワイヤボンディング方式の半導体装置は以上説
明したとおり、リードフレームのインナリードをアウタ
リードの厚さ約１１５〜１／３の厚さに形成したので、
アウタリードの厚さを従来例と同様にしてアウタリード
の強度を確保しながら、インナリードの幅を狭くでき、
インナリードのピッチ間隔を狭くすることにより、イン
ナリードの数を増やしてパッケージの多ピン化を図かる
ことができ、更にインナリードの先端を半導体装置に近
づけることにより、ワイヤの長さを短かくし、ワイヤの
垂れ下がりをなくして封止時におけるエツジショートを
防止できるとう効果を有する。
また、絶縁基板に接着固定された厚さの薄いインナリー
ドとダイパッド上に接着固定されている半導体素子のボ
ンディングパッドとをワイヤで接続するようにしている
ので、インナリードは絶縁基板によって強度が補強され
、インナリードへのワイヤの接続時にインナリードのば
たつきか生ぜず、ワイヤの接続をスムーズに、しかも確
実に行うことができるという効果も有する。
更に、本発明の半導体装置はリードフレーム素材板の裏
面中央部に絶縁基板を接着させた後にリードフレーム素
材板の表面中央部にリードフレーム素材板の厚さの約１
／５〜１／３の厚さのインナリード領域部をハーフエツ
チングより形成するか、リードフレーム素材板の表面に
前記インナリード領域部を形成した後にリードフレーム
素材板の裏面中央部に絶縁基板を接着させ、しかる後に
リードフレーム素材板のインナリード領域部具外の部分
にエツチングによりアウタリードを形成し、その後、イ
ンナリード領域部に対してエツチングによりその中央部
にダイパッドを形成すると共にその中央部周辺にアウタ
リードの厚さの約１１５〜１／３の厚さのインナリード
を形成するようにしたので、厚さがアウタリードより薄
くなったインナリードの強度を絶縁基板で補強させるこ
とができ、従来と同様にエツチング工程でインナリード
の幅を狭くする微細加工を施すことが可能となり、コス
トをあまりかけずにピッチ間隔の狭い多くのインナリー
ドを得ることができるという効果を有する。また、リー
ドフレーム素材板のインナリード領域部具外の部分にア
ウタリードをプレスによって形成することにより、エツ
チング工程によりも製造時間が短縮されると共に製造コ
ストが低減されるという効果がある。
また、本発明のＴＡＢ方式の半導体装置はフィルムキャ
リアに設けられたフィンガーのインナリードをアウタリ
ードの厚さの約１ノ３〜１／２の厚さに形成するように
したので、アウタリードの厚さを従来と同様にしてアウ
タリードの強度を確保しなから、インナリードの幅を狭
くてき、インナリードのピッチ間隔を狭くすることによ
り、インナリードの数を増やしてパッケージの多ビン化
を図かることができるという効果を有する。また、絶縁
基板に接着固定された厚さの薄いインナリードに半導体
装素子のボンディングパッドを接続するようにしている
ので、インナリードは絶縁基板によって強度が補強され
、インナリードへの半導体素子のボンディングパッドの
接続時にインナリードのばたつきが生せず、半導体チッ
プとの接続をスムーズに、しかも確実に行うことができ
るという効果を有する。
【図面の簡単な説明】
第１図は本発明の一実施例であるワイヤボンディング方
式の半導体装置を示す断面図、第２図は同半導体装置の
要部を示す斜視図、第３図（ａ）〜（ｅ）は同半導体装
置のリードフレームの製造工程を示す説明図、第４図（
ａ）〜（ｅ）は同リードフレームのもう一つの製造工程
を示す説明図、第５図は本発明のもう一つの実施例であ
るＴＡＢ方式の半導体装置を示す断面図、第６図は従来
のワイヤボンディング方式の半導体装置を一部断面で示
した斜視図、第７図は同半導体装置の要部を拡大して示
す斜視図、第８図は従来のＴＡＢ方式の半導体装置の断
面図である。 ２１・・・リードフレーム、２２・・・ダイパッド、２
３・・・インナリード、２４・・・アウタリード、２５
・・・絶縁基板、２６・・・半導体素子、２７・・・ワ
イヤ、２８・・・パッケージ。

Claims (4)

    【特許請求の範囲】
  1. （１）リードフレームにおけるアウタリードの厚さの約
    １／５〜１／３の厚さのインナリードと、リードフレー
    ムにおけるインナリードと同じ厚さのダイパッドと、ダ
    イパッド、アウタリードの一部及びインナリードを接着
    している絶縁基板と、ダイパッド上に接着固定された半
    導体素子と、半導体素子のボンディングパッドとインナ
    リードとを接続しているワイヤと、半導体素子、絶縁基
    板、アウタリードの一部及びインナリードの一部を封止
    しているパッケージとからなることを特徴とする半導体
    装置。
  2. （２）リードフレーム素材板の裏面中央部に絶縁基板を
    接着させた後にリードフレーム素材板の表面中央部にリ
    ードフレーム素材板の厚さの約１／５〜１／３の厚さの
    インナリード領域部をハーフエッチングにより形成する
    か、リードフレーム素材板の表面に前記インナリード領
    域部を形成した後にリードフレーム素材板の裏面中央部
    に絶縁基板を接着させ、しかる後にリードフレーム素材
    板のインナリード領域部以外の部分にエッチングにより
    アウタリードを形成し、その後インナリード領域部にエ
    ッチングによりその中央部にダイパッドを形成すると共
    にその中央部周辺にアウタリードの厚さの約１／５〜１
    ／３の厚さのインナリードを形成し、ダイパッド上に半
    導体素子を接着固定し、その半導体素子のボンディング
    パッドとインナリードとをワイヤで接続し、半導体素子
    、絶縁基板、アウタリードの一部及びインナリードを封
    止材で封止して半導体装置を製造したことを特徴とする
    半導体装置の製造方法。
  3. （３）リードフレーム素材板の裏面中央部に絶縁基板を
    接着した後にリードフレーム素材板の表面中央部にリー
    ドフレーム素材板の厚さの約１／５〜１／３の厚さのイ
    ンナリード領域部をハーフエッチングにより形成し、し
    かる後にリードフレーム素材板のインナリード領域以外
    の部分を絶縁基板と共にプレスしてアウタリードを形成
    し、その後インナリード領域部にエッチングによりその
    中央部にダイパッドを形成すると共にその中央部周辺に
    アウタリードの厚さの約１／５〜１／３の厚さのインナ
    リードを形成し、ダイパッド上に半導体素子を接着固定
    し、その半導体素子のボンディングパッドとインナリー
    ドとをワイヤで接続し、半導体素子、絶縁基板、アウタ
    リードの一部及びインナリードを封止材で封止して半導
    体装置を製造したことを特徴とする半導体装置の製造方
    法。
  4. （４）フィルムキャリアのフィンガーにおけるアウタリ
    ードの厚さの約１／３〜１／２の厚さのインナリードと
    、フィンガーのアウタリードの一部及びインナリードを
    接着している絶縁基板と、インナリードにボンディング
    パッドが接続された半導体素子と、半導体素子、絶縁基
    板、アウタリードの一部及びインナリードを封止してい
    るパッケージとからなることを特徴とする半導体装置。
JP2240161A 1990-09-12 1990-09-12 半導体装置とその製造方法 Pending JPH04120765A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2240161A JPH04120765A (ja) 1990-09-12 1990-09-12 半導体装置とその製造方法
TW080107045A TW198767B (ja) 1990-09-12 1991-09-05
KR1019910015564A KR970000219B1 (ko) 1990-09-12 1991-09-06 반도체 장치 및 그 제조 방법
GB9119362A GB2247988B (en) 1990-09-12 1991-09-11 Semi-conductor device and method of producing the same
HK101497A HK101497A (en) 1990-09-12 1997-06-26 Semi-conductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2240161A JPH04120765A (ja) 1990-09-12 1990-09-12 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH04120765A true JPH04120765A (ja) 1992-04-21

Family

ID=17055406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2240161A Pending JPH04120765A (ja) 1990-09-12 1990-09-12 半導体装置とその製造方法

Country Status (5)

Country Link
JP (1) JPH04120765A (ja)
KR (1) KR970000219B1 (ja)
GB (1) GB2247988B (ja)
HK (1) HK101497A (ja)
TW (1) TW198767B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142522A (ja) * 1993-11-18 1995-06-02 Nec Corp 半導体装置
JPH0817988A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5844779A (en) * 1995-04-27 1998-12-01 Lg Semicon Co., Ltd. Semiconductor package, and semiconductor device using the same
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891692B1 (ja) 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
CA1032276A (en) * 1973-12-03 1978-05-30 Andrew Koutalides Package for semiconductor beam lead devices
EP0063408B1 (en) * 1981-03-27 1984-12-27 AMP INCORPORATED (a New Jersey corporation) Semiconductor chip carrier
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142522A (ja) * 1993-11-18 1995-06-02 Nec Corp 半導体装置
JPH0817988A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
US5844779A (en) * 1995-04-27 1998-12-01 Lg Semicon Co., Ltd. Semiconductor package, and semiconductor device using the same
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
US6057176A (en) * 1995-07-31 2000-05-02 Micron Technology, Inc. Lead frame coining for semiconductor devices

Also Published As

Publication number Publication date
KR970000219B1 (ko) 1997-01-06
GB2247988A (en) 1992-03-18
HK101497A (en) 1997-08-15
GB9119362D0 (en) 1991-10-23
TW198767B (ja) 1993-01-21
GB2247988B (en) 1995-03-29
KR920007155A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
JP4917112B2 (ja) 半導体装置
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP3663295B2 (ja) チップスケールパッケージ
JP2002198482A (ja) 半導体装置およびその製造方法
JPH04120765A (ja) 半導体装置とその製造方法
JPS62232948A (ja) リ−ドフレ−ム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JP2890621B2 (ja) 混成集積回路装置
JP2788011B2 (ja) 半導体集積回路装置
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH04322435A (ja) 半導体装置およびその製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JP2004200719A (ja) 半導体装置
JPH04174548A (ja) リードフレーム
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH0294464A (ja) 半導体装置用リードフレーム
JPH02198147A (ja) Ｉｃパッケージ
JPH07130902A (ja) 集積回路用セラミック製パッケージ本体
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
JPH05243458A (ja) 樹脂封止型半導体装置
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JPH02158159A (ja) 半導体集積回路装置及びその製造方法