JPH0878595A - 改善された熱放散を備えたicパッケージ - Google Patents

改善された熱放散を備えたicパッケージ

Info

Publication number
JPH0878595A
JPH0878595A JP7151674A JP15167495A JPH0878595A JP H0878595 A JPH0878595 A JP H0878595A JP 7151674 A JP7151674 A JP 7151674A JP 15167495 A JP15167495 A JP 15167495A JP H0878595 A JPH0878595 A JP H0878595A
Authority
JP
Japan
Prior art keywords
lead
integrated circuit
package
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7151674A
Other languages
English (en)
Other versions
JP2735509B2 (ja
Inventor
Oliver J Kierse
オリバー・ジェイ・キアース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPH0878595A publication Critical patent/JPH0878595A/ja
Application granted granted Critical
Publication of JP2735509B2 publication Critical patent/JP2735509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • H10W70/415Leadframe inner leads serving as die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/461Leadframes specially adapted for cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】改善された熱放散を呈し、かつ標準的な集積回
路パッケージに組込むことができるリード・フレーム
が、外部リード部分に対して内部リード部分を幅広くす
ることにより、これら部分をICの主要面に沿って延在
させるICパッケージを提供する。 【構成】幅の広い内部リード部分がIC表面の少なくと
も80%を覆いかつICを担持して、リード・フレーム
・パドルの必要を排除する。広い内部リード部分は、こ
のリード部分とICとの間の増加した熱的接触領域の故
に、従来の「標準的な」幅の内部リード部分よりも効率
的に熱をICから取り去る。ICからの熱は、リードを
介してパッケージの外部へ伝達され、かつICパッケー
ジが載置される回路版へ伝達される。接地リードの内部
部分を他のリードの内部部分よりも広くすることによ
り、増加した熱放散が達成される。更に、現在のリード
・フレーム構造がICの大きさを制限するリード・フレ
ーム・パドルを持たない故に、現在のリード・フレーム
構造を用いる現在のICパッケージ設計が、以前よりも
大きなICを収容できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路チップのハウ
ジングと保護に関する。特に、本発明は、集積回路チッ
プに対する強化された熱的放散を提供するリード・フレ
ーム構造に関する。
【0002】
【従来の技術】近ごろの集積回路(IC)は、信頼し得
るように動作するため自己発熱効果からの保護を必要と
する。ICが冷却される方法の1つは、リード・フレー
ムを介する熱伝導である。リード・フレームは、典型的
に、ICが載置される金属パドルと、ICのボンディン
グ・パッドから回路板の如き外部素子に至る導電経路を
提供するリード・フィンガとからなっている。
【0003】従来技術のリード・フレームの一例が図1
に示される。IC10は典型的にリード・フレームのパ
ドル12に取付けられる。導電性リード・フィンガ14
は、ワイヤ・ボンド16によりIC10に電気的に接続
されて、IC10から外部素子(図示せず)に至る導電
性経路を提供するように働く。リード・フレームは、典
型的には、封止樹脂(moulding compou
nd)18中に封止される。リード・フィンガ14の外
側の幅は、典型的にはパッケージの種類に従って標準化
されている。例えば、8リードのデュアル・インライン
・プラスチック(DIP)および8リードのスモール・
アウトライン集積回路(SOIC)パッケージは、約
0.33乃至0.51mm幅である外部リード・フィン
ガ部分を有する。
【0004】
【発明が解決しようとする課題】熱伝導経路は、封止樹
脂18を横切るリード・フレームのパドル12の長手方
向延長部20であり、この封止樹脂はリード・フィンガ
(典型的には、銅から作られる)と比較して導電性が劣
っている。リード・フィンガ14は一般に優れた熱伝導
体であるが、これらフィンガは、それらの間の距離と封
止樹脂が熱伝導性を低下させるので、熱の放散にはほと
んど寄与しない。
【0005】熱放散の制限に加えて、この種のリード・
フレームが許容し得るIC10の大きさは、リード・フ
レーム・パドル12の大きさにより制限される。
【0006】ICの製造技術が進歩するに伴い、より大
きな電力生成素子が単一ICに組込まれて、熱放散特性
の増大したマウント・パッケージに対する必要を生じ
る。Bayan等の米国特許第5,146,310号に
記載される1つの先行リード・フレーム設計は、パドル
を4つの熱伝導性ピンに接続することにより、またリー
ド・フレーム・パドルの表面積を増すことによって熱放
散を改善する。パドル・ピンは、パドルを回路板上の接
地面の如き外部ヒート・シンクに接続させる。Baya
nのリード・フレーム設計は標準的なリード・フレーム
よりも熱放散を増加するが、ピン数が標準的パッケージ
に比して4本まで増加する。Bayan設計を8リード
DIPまたは8リードSOICパッケージの如き標準的
パッケージ設計に組込むためには、パッケージ寸法は増
加するパドル・ピンを収容するため50%まで増大され
ねばならない。その結果、これらのパッケージは、Ba
yanのリード・フレーム構造を収容するように設計し
直さねばならない。
【0007】ささはらいさをの日本国特許出願第2−3
10954号に記載される別のリード・フレーム構造
は、リード・フィンガの内端部をリード・フレーム・パ
ドルに非常に接近した位置に配置することにより、また
各リード・フィンガの一部がICパッケージの頂部に置
かれた熱伝導シートに取付けられるように各リード・フ
ィンガの外端部を分岐することによって、熱放散を増加
する。Sasaharaの構造は標準的なリード・フレ
ーム構造よりも熱放散を改善するが、リード・フレーム
が封止樹脂中に封止された後にリード・フィンガをトリ
ミングして形成するため付加的な工具だてが必要とな
り、ICパッケージの頂部に熱伝導シートを添付するた
め付加的な製造ステップが必要となる。
【0008】Okinaga等の米国特許第4,94
3,843号に記載される第3のリード・フレーム構造
は、ICの下側でリード・フィンガの一部を延長し、そ
の結果このフィンガがリード・フレームとICを典型的
に封止する封止樹脂に対して更に良好に係止される。こ
の設計の副次的利点は、ICの下側に延在するリード・
フィンガを介して熱放散が増加することである。しか
し、更に高いレベルの熱移動が望ましい。
【0009】
【課題を解決するための手段】従来技術のリード・フレ
ーム構造の制約に関して、本発明は、高い熱放散を呈し
かつ標準的ICパッケージ設計に組込むことができるリ
ード・フレームを提供する。
【0010】高い熱放散は、外部リード部分に対して内
部リード部分を幅広くし、かつこれらの部分をICの主
要面に沿って延長することにより達成される。望ましい
実施例においては、広い内部リード部分がIC表面の少
なくとも80%を覆いかつICを担持して、リード・フ
レーム・パドルの必要を無くす。この広い内部リード部
分は、これら部分とICとの間の熱的接触面積が増加し
た故に、従来技術の「標準的な」幅の内部リード部分よ
りも熱をICから取り去る上で更に有効である。内部リ
ード部分に伝導された熱は、リードを介してパッケージ
の外側へ、そしてICパッケージが載置される回路板へ
伝導される。
【0011】第2の実施例では、接地リードの内部部分
が他の内部リード部分よりも幅広く作られる。接地リー
ドは、典型的には回路版上の接地面に接続され、これも
またヒート・シンクとして働き得る。その結果、接地リ
ードは、他の非接地リードよりも更に有効な熱放散部で
ある。この第2の実施例は、更に多くの熱が接地リード
へ伝えられるように、内部接地リード部分の表面積を他
の内部リード部分より少なくとも2倍にすることにより
このことを利用する。
【0012】従来の熱的に強化されたリード・フレーム
構造のあるものとは対照的に、当該リード・フレーム構
造はリード・フレームの現在あるリードを利用して、I
Cから熱を取り去る。リード数は増えないため、この熱
的に有効なリード・フレーム構造はICパッケージの大
きさを増すことなく、現在のICパッケージ設計に盛込
むことができる。更に、このリード・フレーム構造を利
用する現在のICパッケージ設計は、当該リード・フレ
ーム構造がICサイズを制限するリード・フレーム・パ
ドルを持たない故に、以前よりも大きなICを収容する
ことができる。
【0013】熱的に強化されたあるリード・フレームと
は異なり、当該リード・フレーム構造は、熱伝導シート
の如き付加的な熱伝導要素を必要としない。その結果、
付加的な製造ステップおよび工具が要求されない。
【0014】本発明の上記および他の特徴および利点
は、当業者には、以降の望ましい実施例の詳細な記述を
添付図面と共に読めば明らかであろう。
【0015】
【実施例】図2は、本発明の熱的に強化されたリード・
フレーム構造を示す。このリード・フレームは、一般
に、結合バー(tie−bar)23により所定位置に
保持されるリード22からなっている。このリード・フ
レームは、銅の如き電気的にかつ熱的に伝導性を有する
材料から作られることが望ましい。
【0016】外部リード部分24の幅は、典型的には
0.33乃至0.51mmの範囲内にあり、1.27m
mの中心間距離を有する。これらは、標準的な外部幅で
ありリード・フレームにおいて一般に用いられる間隔で
ある。ICを担持するためリードを用いる従来のリード
・フレームは、典型的に均一幅のリードを有する。
【0017】対照的に、当該リード・フレーム構造の内
部リード部分26の少なくとも一部は、その各々の外部
リード部分24よりも幅が広い。望ましい実施例におい
ては、広い内部リード部分26の幅は、約1.07乃至
1.14mmの範囲内にある。全ての内部リード部分の
中心間距離は、外部リード部分24のそれと同じである
ことが望ましいが、必ずしもそうでなくともよい。
【0018】内部リード部分26の幅は、電気的な分離
を維持しながら、前記間隔を製造プロセスが許すだけ小
さな範囲内にすることによって管理される。リード・フ
レームが標準的な化学的エッチング法で製造されるなら
ば、この間隔は一般にリード・フレームの厚さと同じに
小さくすることができ、典型的には0.127乃至0.
203mmの間である。
【0019】図3は、図2の熱的に強化されたリード・
フレーム構造を持つICパッケージを示している。リー
ド22は、IC28の下側で延長してこれを担持し、I
C28上のボンディング・パッド30に対してワイヤ・
ボンド32で電気的に接続される。IC28および内部
リード部分26は、SumitomoのEME6300
H封止樹脂の如き封止樹脂34中に封止される。
【0020】広い内部リード部分26は、自らとIC2
8との間により大きな熱的接触面積を結果として生じ、
これがIC28から取り去られる熱量を増加させる。
【0021】望ましい実施例において、内部リード部分
26は、パーフォレーション36と凹部38とを含む。
封止樹脂34は、パーフォレーション36を介して凹部
38へ流れ込み、これによりリード22を封止樹脂34
中に固定的に係止する。
【0022】リード・フレームとIC28が封止樹脂3
4中に封止された後、リード22が相互に電気的に分離
されるように結合バー(図2における要素23)が裁断
される。リード22が封止樹脂34中に固定的に係止さ
れるため、その相対的位置は結合バーが裁断された後に
維持される。
【0023】図4は、図3の実施例の断面線4−4に関
する断面図である。IC28は、Alph Metal
s Stay Stik(商標)なるテープ接着剤の如
き電気的に絶縁性かつ熱的に伝導性を有する接着剤40
により内部リード部分26に取付けられる。IC28を
内部リード部分26で担持することの別の利点は、可能
な以上に広いICを標準的なリード・フレームで収容で
きることである。標準的なリード・フレームにおいて
は、ICはリード・フレーム・パドルにより担持され、
IC幅はパドルの幅より広くはあり得ない。パドルの幅
は、パドルが内部リード部分と電気的に接触できない故
に制限される(内部リード部分とリード・フレーム・パ
ドルとの間には約203乃至254ミクロンメートルの
スペースがなければならない)。このリード・フレーム
はリード・フレーム・パドルを用いないので、このよう
な幅の制限は存在しない。その結果、このリード・フレ
ームは、標準的なリード・フレームにより収容されるも
のより約405乃至508ミクロンメートル広いICを
収容することができる。
【0024】動作において、IC28により生成される
熱は内部リード部分26へ伝達される。IC28と内部
リード部分26との間の大きな熱的接触面積が、それら
の間に充分な熱伝達を生じる結果となる。熱は、リード
22によって最終的には回路版(図示せず)へ伝達され
る。
【0025】本発明はリード22を熱放散のために用い
るが、他の熱伝達経路もまた存在する。例えば、封止樹
脂34に放射された熱の一部は、パッケージの表面へ伝
達され、ここでこの熱は空気中に放出される。
【0026】典型的なICパッケージにおいては、リー
ド22の少なくとも1つが接地リードとして示され、回
路版(図示せず)上の金属接地面に接続される。回路版
上のこの金属接地面はまた、その熱伝達特性と、回路版
上で典型的に占有する比較的大きな面積との故に、有効
なヒート・シンクとしても働く。その結果、接地面は、
回路版の他の部分よりも有効な熱伝導体である。
【0027】図5は、接地面の更に高い熱伝達特性を利
用するリード・フレーム構造を示している。この実施例
においては、接地リード42は、その内部部分44が他
の個々の内部リード部分26よりも実質的に大きな領
域、望ましくは少なくとも2倍の大きさのIC28の領
域下に延在するように設計される。この更に大きな内部
リード部分44は、IC28と(回路版(図示せず)上
の接地面e/ヒート・シンクに接続される)接地リード
42との間により大きな熱的接触領域を生じる結果とな
る。このため、この実施例は、熱伝達のためのパッケー
ジの他のリード22を依然として利用しながら、接地リ
ードと接地面との組合わせにより提供される更に効率的
な熱伝達経路を利用する。
【0028】本発明の趣旨および範囲から逸脱すること
なく、当業者には他の多くの変更例および代替例が着想
されよう。例えば、図面においては特定例の内部リード
部分の形状が用いられたが、ICの主要面の実質的部分
を累積的に覆う他の形状も用いることができる。更に、
本発明を示すため24リード・パッケージが用いられる
が、如何なるICパッケージにおいても熱的に強化され
たリード・フレーム構造を実現することができる。従っ
て、本発明は頭書の特許請求の範囲に照らしてのみ限定
されるべきものである。
【図面の簡単な説明】
【図1】従来のリード・フレーム構造を組込んだICパ
ッケージの断面図である。
【図2】本発明の熱的に強化されたリード・フレーム構
造の平面図である。
【図3】本発明を組込んだICパッケージの平面図であ
る。
【図4】図3の線4−4に関する図3の実施例の断面図
である。
【図5】内部接地リード部分が拡大された本発明の別の
実施例を組込んだICパッケージの平面図である。
【符号の説明】
10 集積回路(IC) 12 リード・フレーム・パドル 14 導電性リード・フィンガ 16 ワイヤ・ボンド 18 封止樹脂 20 長手方向延長部 22 リード 23 結合バー 24 外部リード部分 26 内部リード部分 28 IC 30 ボンディング・パッド 32 ワイヤ・ボンド 34 封止樹脂 36 パーフォレーション 38 凹部 40 接着剤 42 接地リード 44 内部リード部分

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 集積回路(IC)を担持する熱的に強化
    されたリード・フレーム構造において、 前記集積回路がリード・フレーム構造上に配置される時
    該集積回路の主要面に沿って延在して、該集積回路表面
    の実質的部分を覆い、前記集積回路表面と熱的に流通状
    態にある内部部分を持つ複数の電気的かつ熱的な伝導性
    のリードと、 前記リードを保持してその相対的位置を維持する少なく
    とも1つの結合バーと、を備えた熱的に強化されたリー
    ド・フレーム構造。
  2. 【請求項2】 熱的に強化された集積回路(IC)パッ
    ケージにおいて、 集積回路(IC)と、 前記集積回路の主要面に沿って延在し、前記集積回路表
    面の実質的部分を覆い、かつ該集積回路表面と熱的に流
    通状態にある内部部分を持つ複数の電気的かつ熱的な伝
    導性のリードであって、該リードが前記集積回路上のボ
    ンディング・パッドに電気的に流通状態であることと、 前記集積回路と前記内部リード部分とを封止する封止樹
    脂とを備えた熱的に強化された集積回路パッケージ。
  3. 【請求項3】 前記内部リード部分26が、前記集積回
    路表面の少なくとも80%を覆う請求項2記載のパッケ
    ージ。
  4. 【請求項4】 前記集積回路を前記内部リード部分に対
    して固定的に保持する熱的な伝導性および電気的な絶縁
    性の接着剤を更に備えた請求項2記載のパッケージ。
  5. 【請求項5】 前記リードの少なくとも1つが、他の個
    々の内部リード部分より実質的に大きな前記集積回路表
    面積に沿って延在する内部リード部分を持つ接地リード
    である請求項2記載のパッケージ。
JP7151674A 1994-08-29 1995-06-19 改善された熱放散を備えたicパッケージ Expired - Lifetime JP2735509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29748994A 1994-08-29 1994-08-29
US297489 1994-08-29

Publications (2)

Publication Number Publication Date
JPH0878595A true JPH0878595A (ja) 1996-03-22
JP2735509B2 JP2735509B2 (ja) 1998-04-02

Family

ID=23146533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7151674A Expired - Lifetime JP2735509B2 (ja) 1994-08-29 1995-06-19 改善された熱放散を備えたicパッケージ

Country Status (3)

Country Link
US (1) US5541446A (ja)
EP (1) EP0700086A3 (ja)
JP (1) JP2735509B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6600215B1 (en) * 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6711812B1 (en) 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6265761B1 (en) 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
US6225683B1 (en) 1999-05-14 2001-05-01 Analog Devices, Inc. Die size-increasing integrated circuit leads and thermally enhanced leadframe
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
US8105880B2 (en) 2007-12-05 2012-01-31 Analog Devices, Inc. Method for attaching a semiconductor die to a leadframe, and a semiconductor device
MY163911A (en) 2009-03-06 2017-11-15 Shenzhen Standarad Patent & Trademark Agent Ltd Leadless integrated circuit package having high density contacts
WO2010111885A1 (en) * 2009-04-03 2010-10-07 Kaixin, Inc. Leadframe for ic package and method of manufacture
KR101668141B1 (ko) 2009-09-02 2016-10-20 카이씬, 인코포레이티드 Ic 패키지 및 이의 제조방법
US8492966B2 (en) * 2009-09-25 2013-07-23 Mark J. Hagmann Symmetric field emission devices using distributed capacitive ballasting with multiple emitters to obtain large emitted currents at high frequencies
US9385060B1 (en) 2014-07-25 2016-07-05 Altera Corporation Integrated circuit package with enhanced thermal conduction
US9705121B2 (en) 2014-08-18 2017-07-11 Johnson Controls Technology Company Lead frame for a battery module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270257A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd レジン封止型半導体装置
JPH02156559A (ja) * 1988-12-08 1990-06-15 Nec Corp 混成集積回路
JPH0338057A (ja) * 1989-06-29 1991-02-19 Motorola Inc フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH0382148A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
JPH0459956U (ja) * 1990-09-29 1992-05-22
JPH05275606A (ja) * 1992-02-03 1993-10-22 Motorola Inc リード・オン・チップ半導体素子およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS6433939A (en) * 1987-07-29 1989-02-03 Hitachi Ltd Resin sealed type semiconductor device
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH02134854A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 樹脂封止型半導体装置
JPH02153557A (ja) * 1988-12-05 1990-06-13 Nec Corp 樹脂封止型半導体装置
JPH02310954A (ja) 1989-05-26 1990-12-26 Hitachi Ltd リードフレーム及びそれを用いた半導体装置
JPH03109755A (ja) * 1989-09-25 1991-05-09 Hitachi Ltd 樹脂封止型ic
US5146310A (en) 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
AU4663293A (en) * 1992-07-07 1994-01-31 Rtb Technology, Inc. High density memory and method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270257A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd レジン封止型半導体装置
JPH02156559A (ja) * 1988-12-08 1990-06-15 Nec Corp 混成集積回路
JPH0338057A (ja) * 1989-06-29 1991-02-19 Motorola Inc フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH0382148A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
JPH0459956U (ja) * 1990-09-29 1992-05-22
JPH05275606A (ja) * 1992-02-03 1993-10-22 Motorola Inc リード・オン・チップ半導体素子およびその製造方法

Also Published As

Publication number Publication date
EP0700086A3 (en) 1997-08-20
US5541446A (en) 1996-07-30
JP2735509B2 (ja) 1998-04-02
EP0700086A2 (en) 1996-03-06

Similar Documents

Publication Publication Date Title
JP2735509B2 (ja) 改善された熱放散を備えたicパッケージ
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
US6479327B2 (en) Semiconductor device and method for manufacturing the same
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5796159A (en) Thermally efficient integrated circuit package
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6566164B1 (en) Exposed copper strap in a semiconductor package
JPH08125094A (ja) 電子パッケージおよびその製造方法
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US5532905A (en) Thermally enhanced leadframe for packages that utilize a large number of leads
US5939781A (en) Thermally enhanced integrated circuit packaging system
US5519576A (en) Thermally enhanced leadframe
CN102280420B (zh) 半导体模块以及半导体装置
US5844779A (en) Semiconductor package, and semiconductor device using the same
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPS58190051A (ja) 放熱効果を改善した集積回路用リ−ドフレ−ム
US20040094828A1 (en) Double-sided multi-chip circuit component
CN1119832C (zh) 增强散热引线框
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US7808088B2 (en) Semiconductor device with improved high current performance
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2968704B2 (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term