JPH0338842A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0338842A JPH0338842A JP1174982A JP17498289A JPH0338842A JP H0338842 A JPH0338842 A JP H0338842A JP 1174982 A JP1174982 A JP 1174982A JP 17498289 A JP17498289 A JP 17498289A JP H0338842 A JPH0338842 A JP H0338842A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- source
- gate
- supply section
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置に関し、特に寄生インダクタンス及
び寄生容量が小さく、高周波特性に優れた信頼性の高い
半導体装置に関する。
び寄生容量が小さく、高周波特性に優れた信頼性の高い
半導体装置に関する。
（従来の技術）
近年、高度なエピタキシャル成長技術および超微細加工
技術の発展に伴い、ＧａＡｓからなるＭＥＳ （Ｍｅｔ
ａｌ Ｓｅｍ１ｃｏｎｄｕｃｔｅｒ）型のＦＥＴの高
性能化及びＡ ］ Ｇ ａ Ａ ｓ ／ Ｇ ａ ＡＳ
からなるヘテロ接合型ＨＥＭＴ（Ｈｉｇｈ ＥＩｅｃ
ｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｅ
ｒ）の実用化が進み、これらＦＥＴの動作周波数は、３
０ＧＨｚ以上のＥ ＨＦ帯域へ拡大されつつある。この
種の高周波用ＦＥＴは一般にマイクロ波半導体素子用の
十字形のパッケージ上に配置される。
技術の発展に伴い、ＧａＡｓからなるＭＥＳ （Ｍｅｔ
ａｌ Ｓｅｍ１ｃｏｎｄｕｃｔｅｒ）型のＦＥＴの高
性能化及びＡ ］ Ｇ ａ Ａ ｓ ／ Ｇ ａ ＡＳ
からなるヘテロ接合型ＨＥＭＴ（Ｈｉｇｈ ＥＩｅｃ
ｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｅ
ｒ）の実用化が進み、これらＦＥＴの動作周波数は、３
０ＧＨｚ以上のＥ ＨＦ帯域へ拡大されつつある。この
種の高周波用ＦＥＴは一般にマイクロ波半導体素子用の
十字形のパッケージ上に配置される。
第４図に従来のＨＥＭＴ３０の平面図を示す。
半導体基板上にマルチフィンガ部１ｄを有するゲート電
極１ａと、該マルチフィンガ部１ｄの各々と接続された
２個のゲート電力供給部１ｂがπ字型の平面パターンを
有して形成されている。ゲート電極１ａを挟んで、ソー
ス電極３ａとドレイン電極２ａが形成され、各々の電極
と接続された電極供給部１ｂ、２ｂ、３ｂが設けられて
いる。
極１ａと、該マルチフィンガ部１ｄの各々と接続された
２個のゲート電力供給部１ｂがπ字型の平面パターンを
有して形成されている。ゲート電極１ａを挟んで、ソー
ス電極３ａとドレイン電極２ａが形成され、各々の電極
と接続された電極供給部１ｂ、２ｂ、３ｂが設けられて
いる。
ソース電力供給部３ｂはＥ字型の平面パターンを有して
おり、π字型のゲート電力供給部１ｂを囲んでいる。Ｈ
ＥＭＴチソプは通常、７０ｍ１ｌ又は５０ｍ１ｌの小さ
なパッケージ内に設けられるためにケート電力供給部１
ｂとソース電力供給部３ｂは近接し、その間隔は１〜数
１０μｍである。
おり、π字型のゲート電力供給部１ｂを囲んでいる。Ｈ
ＥＭＴチソプは通常、７０ｍ１ｌ又は５０ｍ１ｌの小さ
なパッケージ内に設けられるためにケート電力供給部１
ｂとソース電力供給部３ｂは近接し、その間隔は１〜数
１０μｍである。
第５図に示すように、ゲート電力供給部１ｂ。
ソース電力供給部３ｂ及びドレイン電力供給部２ｂは各
々、パッケージのゲートライン、ソースライン及びトレ
インラインとボンディングワイヤによって接続されてい
る。
々、パッケージのゲートライン、ソースライン及びトレ
インラインとボンディングワイヤによって接続されてい
る。
（発明が解決しようとする課題）
しかしながら、上記従来の技術に於いては以下に述べる
問題があった。ゲート、ドレイン、ソース電極の各電極
供給部１ｂ、２ｂ、３ｂがパッケージのゲーｈ、 ド
レイン、ソースラインとボンディングワイヤによって接
続されているため１次のような問題が生した。
問題があった。ゲート、ドレイン、ソース電極の各電極
供給部１ｂ、２ｂ、３ｂがパッケージのゲーｈ、 ド
レイン、ソースラインとボンディングワイヤによって接
続されているため１次のような問題が生した。
■）ワイヤボンディングによってソース電力供給部３ｂ
とパッケージのソースラインを接続しているため、ソー
スインダクタンスが０．１〜０． ２ｎＨと大きくなり
、高周波（１０ＧＨｚ以上）での利得が低下した。
とパッケージのソースラインを接続しているため、ソー
スインダクタンスが０．１〜０． ２ｎＨと大きくなり
、高周波（１０ＧＨｚ以上）での利得が低下した。
２）ソース電極の各電力供給部３ｂとゲート電極の各電
極供給部１ｂが、 １ ｐｍ −１＆ Ｉ Ｏ（ｔｍ
と近接しているため、上記電極間の容量が大きくなり、
高周波に於いて、ＦＥＴの雑音・利得特性を悪化させて
いた。
極供給部１ｂが、 １ ｐｍ −１＆ Ｉ Ｏ（ｔｍ
と近接しているため、上記電極間の容量が大きくなり、
高周波に於いて、ＦＥＴの雑音・利得特性を悪化させて
いた。
３）７０ｍｉｌ又は５０ｍ１ｌパツケージサイズの中で
、Ｅ字型構造の電力供給部３ｂがπ型構造のゲート電力
供給部１ｂを取り囲むようにして設けられていたため、
ゲート電力供給部１ｂからパッケージのゲートラインへ
ワイヤボンディングする際、ワイヤ（以下ゲートワイヤ
と略記する）がソース電極供給部１ｂｌこ接触しやすく
、ワイヤのループ制御が著しく困難であった。このため
製造歩留りが低かった。また振動等の外的ストレスによ
りゲートワイヤとソース電力供給部３ｂが接触すること
があり、信頼性を低下させていた。さらにゲートワイヤ
がソース電力供給部３ｂと近接した位置にあることから
、ゲート・ソース間の寄生容量が増大し、高周波での雑
音特性及び利得特性が劣化していた。また、ゲートワイ
ヤとソース電力供給部３ｂとの接触を防ぐために、ソー
ス電力供給部３ｂに窒化膜等の保護膜が被覆されていた
が、保護膜の厚さを充分厚くすることはできずゲートワ
イヤボンディング時に前記の保護膜２０がしばしば破壊
されてソース電力供給部３ｂとゲトワイヤの接触が起こ
ってしまった。
、Ｅ字型構造の電力供給部３ｂがπ型構造のゲート電力
供給部１ｂを取り囲むようにして設けられていたため、
ゲート電力供給部１ｂからパッケージのゲートラインへ
ワイヤボンディングする際、ワイヤ（以下ゲートワイヤ
と略記する）がソース電極供給部１ｂｌこ接触しやすく
、ワイヤのループ制御が著しく困難であった。このため
製造歩留りが低かった。また振動等の外的ストレスによ
りゲートワイヤとソース電力供給部３ｂが接触すること
があり、信頼性を低下させていた。さらにゲートワイヤ
がソース電力供給部３ｂと近接した位置にあることから
、ゲート・ソース間の寄生容量が増大し、高周波での雑
音特性及び利得特性が劣化していた。また、ゲートワイ
ヤとソース電力供給部３ｂとの接触を防ぐために、ソー
ス電力供給部３ｂに窒化膜等の保護膜が被覆されていた
が、保護膜の厚さを充分厚くすることはできずゲートワ
イヤボンディング時に前記の保護膜２０がしばしば破壊
されてソース電力供給部３ｂとゲトワイヤの接触が起こ
ってしまった。
本発明は上記課題を解決するためになされたものであり
、その目的とするところは、ソースインダクタンスおよ
びソース・ゲート間の寄生容量が低減され、電力供給部
とワイヤの接触による不良のない高信頼性を有する高性
能半導体装置を提供することにある。
、その目的とするところは、ソースインダクタンスおよ
びソース・ゲート間の寄生容量が低減され、電力供給部
とワイヤの接触による不良のない高信頼性を有する高性
能半導体装置を提供することにある。
（課題を解決するための手段）
本発明は半導体装置であって、バイアホールを有する半
導体基板と、該半導体基板に形成され複数のマルチフィ
ンガ部を有するゲート電極を有する電界効果トランジス
タと、該電界効果トランジスタのソース電極に接続され
たソース電力供給部及びドレイン電極に接続されたドレ
イン電力供給部と、該複数のマルチフィンガ部にエアブ
リッジ配線を介して接続された単一のゲート電力供給部
とを備え、該ソース電力供給部が複数個形成されており
、かつ各々の該ソース電力供給部が該バイアホールを介
して接続されており、そのことにより上記目的が遠戚さ
れる。
導体基板と、該半導体基板に形成され複数のマルチフィ
ンガ部を有するゲート電極を有する電界効果トランジス
タと、該電界効果トランジスタのソース電極に接続され
たソース電力供給部及びドレイン電極に接続されたドレ
イン電力供給部と、該複数のマルチフィンガ部にエアブ
リッジ配線を介して接続された単一のゲート電力供給部
とを備え、該ソース電力供給部が複数個形成されており
、かつ各々の該ソース電力供給部が該バイアホールを介
して接続されており、そのことにより上記目的が遠戚さ
れる。
（作用）
ソース電極の電力供給部がバイアホールを介して半導体
基板裏面で互いに接続されていることにより、ワイヤを
用いることなくパッケージとソースを接続することがで
き、そのためにソースインダクタンスが低減される。ま
た、複数のマルチフィンガ部がエアブリッジ配線によっ
て単一のゲート電力供給部と接続され、しかもソース電
力供給部が該単一のゲート電力供給部に対して遠投され
ているため、ソース・ゲート間の寄生容量が低減される
。さらに、該単一のゲート電力供給部を包囲せぬように
ソース電力供給部が配置されていることによって、該ソ
ース電力供給部とワイヤの接触による不良が起こらない
。
基板裏面で互いに接続されていることにより、ワイヤを
用いることなくパッケージとソースを接続することがで
き、そのためにソースインダクタンスが低減される。ま
た、複数のマルチフィンガ部がエアブリッジ配線によっ
て単一のゲート電力供給部と接続され、しかもソース電
力供給部が該単一のゲート電力供給部に対して遠投され
ているため、ソース・ゲート間の寄生容量が低減される
。さらに、該単一のゲート電力供給部を包囲せぬように
ソース電力供給部が配置されていることによって、該ソ
ース電力供給部とワイヤの接触による不良が起こらない
。
このようにソースインダクタンスおよびソース・ゲート
間寄生容量が低減されることによって雑音及び利得特性
が向上し、またワイヤの接触がなくなり、信頼性及び製
造歩留りが向上する。
間寄生容量が低減されることによって雑音及び利得特性
が向上し、またワイヤの接触がなくなり、信頼性及び製
造歩留りが向上する。
（実施例）
以下に本発明の実施例について説明する。
第１図に示すように、半導体基板上に３本のマルチフィ
ンガ部１ｄを持つ１個のゲート電極１ａ。
ンガ部１ｄを持つ１個のゲート電極１ａ。
１個のドレイン電極２ａ及び４個のソース電極３ａを有
するＨＥＭＴＩＯが形成されている。ソース電極３ａは
、ゲート電極１ａのマルチフィンガ部１ｄがある側に形
成されており、２個のソース電力供給部３ｂと接続され
ている。またゲート電極１ａの３個のマルチフィンガ部
１ｄの各々は２個のエアブリッジ配線１ｃによって単一
のゲート電力供給部１ｂと接続されている。
するＨＥＭＴＩＯが形成されている。ソース電極３ａは
、ゲート電極１ａのマルチフィンガ部１ｄがある側に形
成されており、２個のソース電力供給部３ｂと接続され
ている。またゲート電極１ａの３個のマルチフィンガ部
１ｄの各々は２個のエアブリッジ配線１ｃによって単一
のゲート電力供給部１ｂと接続されている。
エアブリッジ配線１ｃとその下方に位置するソース電極
３ａの間には、ＳｆＮ膜２０（不図示）が形成されてお
り、エアブリッジ配線１ｃとソース電極３ａは互いに絶
縁されている。エアブリッジ配線１ｃの一方の端部は下
地のＳｉＮ膜２０に開孔されたスルーホール２１を介し
てマルチフィンガ部の表面と電気的に接触している。本
実施例ではエアブリッジ配線１ｃのもう一方の端部は単
一のゲート電力供給部１ｂに連続しており、エアブリン
ジ配＆’Ａ１ｃとゲート電力供給部１ｂが一体として形
成されている。
３ａの間には、ＳｆＮ膜２０（不図示）が形成されてお
り、エアブリッジ配線１ｃとソース電極３ａは互いに絶
縁されている。エアブリッジ配線１ｃの一方の端部は下
地のＳｉＮ膜２０に開孔されたスルーホール２１を介し
てマルチフィンガ部の表面と電気的に接触している。本
実施例ではエアブリッジ配線１ｃのもう一方の端部は単
一のゲート電力供給部１ｂに連続しており、エアブリン
ジ配＆’Ａ１ｃとゲート電力供給部１ｂが一体として形
成されている。
このようにゲート電極１ａの複数のマルチフィンガ部１
ｄがエアブリッジ配線１ｃを介して単一のゲート電力供
給部１ｂに接続されているためにゲート電極１ａの複数
のマルチフィンガ部１ｄの各々にゲート電力供給部１ｂ
が接続されていた従来のＨＥＭＴに比較して、ゲート電
力供給部ｉｂの面積を著しく低減することが可能となっ
た。このことばゲートの寄生容量を低減する。
ｄがエアブリッジ配線１ｃを介して単一のゲート電力供
給部１ｂに接続されているためにゲート電極１ａの複数
のマルチフィンガ部１ｄの各々にゲート電力供給部１ｂ
が接続されていた従来のＨＥＭＴに比較して、ゲート電
力供給部ｉｂの面積を著しく低減することが可能となっ
た。このことばゲートの寄生容量を低減する。
ソース電力供給部３ｂは、ゲート電力供袷部１ｂの画側
に間隔をあけて各々１個ずつ合計２個形成されており、
各々のソース電力供給部３ｂは第２図に示すように、半
導体基板中に形成されたバイアホール配線３ｃを介して
半導体基板裏面で接続されている。
に間隔をあけて各々１個ずつ合計２個形成されており、
各々のソース電力供給部３ｂは第２図に示すように、半
導体基板中に形成されたバイアホール配線３ｃを介して
半導体基板裏面で接続されている。
半導体基板裏面には金属膜３ｄが形成されており、この
金属膜３ｄとバイアホール配線３ｃを介してパッケージ
のソースライン（不図示）とソース電力供給部３ｂが接
続されている。このためパンケージとソース電力供給部
３ｂを接続するボンディングワイヤが不要となり、ソー
スインダクタンスが低減され、ボンディングワイヤどう
しの接触不良が発生しにくくなる。また、複数個のソー
ス電力供給部３ｂが各々バイアホール配線３Ｃを介して
半導体裏面で接続さているために、半導体基板表面にお
いて、複数のソース電力供給部３ｂを互いに接続する必
要がない。このため、ソース電力供給部３ｂがゲート電
力供給部１ｂを包囲するように配置されていた従来例と
異なり、ソース電力供給部３ｂがゲート電力供給部１ｂ
を包囲しない配置が可能となる。従って、ゲート電力供
給部１ｂをパッケージのゲートラインに接続するボンデ
ィングワイヤがソース電力供給部３ｂと接触する可能性
が著しく低減される。
金属膜３ｄとバイアホール配線３ｃを介してパッケージ
のソースライン（不図示）とソース電力供給部３ｂが接
続されている。このためパンケージとソース電力供給部
３ｂを接続するボンディングワイヤが不要となり、ソー
スインダクタンスが低減され、ボンディングワイヤどう
しの接触不良が発生しにくくなる。また、複数個のソー
ス電力供給部３ｂが各々バイアホール配線３Ｃを介して
半導体裏面で接続さているために、半導体基板表面にお
いて、複数のソース電力供給部３ｂを互いに接続する必
要がない。このため、ソース電力供給部３ｂがゲート電
力供給部１ｂを包囲するように配置されていた従来例と
異なり、ソース電力供給部３ｂがゲート電力供給部１ｂ
を包囲しない配置が可能となる。従って、ゲート電力供
給部１ｂをパッケージのゲートラインに接続するボンデ
ィングワイヤがソース電力供給部３ｂと接触する可能性
が著しく低減される。
以上述べてきたように、ソース電力供給部３ｂがゲート
電力供給部１ｂと包囲しないように配置することが可能
となり、しかもゲート電力供給部１ｂが単一で面積も縮
小されたものとなっているために１限られた面積内でソ
ース電力供給部３ｂとゲート電力供給部１ｂの間隔を大
きくすることができる。このため、ゲート・ソース間容
量が低減される。
電力供給部１ｂと包囲しないように配置することが可能
となり、しかもゲート電力供給部１ｂが単一で面積も縮
小されたものとなっているために１限られた面積内でソ
ース電力供給部３ｂとゲート電力供給部１ｂの間隔を大
きくすることができる。このため、ゲート・ソース間容
量が低減される。
また、バイアホールを用いることによってソースインダ
クタンスが低減される。
クタンスが低減される。
ゲート・ソース間容量とソースインダクタンスの低減に
よって、ＨＥＭＴの雑音特性及び利得特性が従来のもの
に比べ著しく改善される。
よって、ＨＥＭＴの雑音特性及び利得特性が従来のもの
に比べ著しく改善される。
次に本実施例装置の作製方法について第３図を０
参照して説明する。
まずＣ；ａＡｓ基板ｌｌ上にＭＢＥ （分子線エピタキ
シ法）によりアンドープＧ ａ Ａ ｓ層１２．ノンド
ープＡ １ ｏ、 ２ＳＧ ａ ｏ、 ７５Ａ Ｓから
なるスペーサ層１３．Ｓｉドープｎ型Ａ Ｉ ａ、 ｉ
ｓ Ｇ ａ ６． ？５Ａ Ｓ １４、Ｓｉドープｎ型
Ｇ ａ Ａ ｓからなるキャップ層１５を連続的に成長
させる。続いて、上記各成長層１２，１３，１４．１５
の所定の領域を絶縁のためホトエンチングで除去してメ
サ部１６を形成した後、キャップ層１５の表面にリフト
オフ法によってソース電極３ａおよびドレイン電極２ａ
を形成する。上記画電極３ａ、２ａは、Ａｕ−Ｇｅ（１
０００人）、Ｎｉ （１００人）、Ａｕ（１０００人）
を順次蒸着したものであり、蒸着及びリフトオフによる
パターニング後、オーミンクコンタクト形成のための熱
処理を４００ ’Ｃで３０秒間行う。
シ法）によりアンドープＧ ａ Ａ ｓ層１２．ノンド
ープＡ １ ｏ、 ２ＳＧ ａ ｏ、 ７５Ａ Ｓから
なるスペーサ層１３．Ｓｉドープｎ型Ａ Ｉ ａ、 ｉ
ｓ Ｇ ａ ６． ？５Ａ Ｓ １４、Ｓｉドープｎ型
Ｇ ａ Ａ ｓからなるキャップ層１５を連続的に成長
させる。続いて、上記各成長層１２，１３，１４．１５
の所定の領域を絶縁のためホトエンチングで除去してメ
サ部１６を形成した後、キャップ層１５の表面にリフト
オフ法によってソース電極３ａおよびドレイン電極２ａ
を形成する。上記画電極３ａ、２ａは、Ａｕ−Ｇｅ（１
０００人）、Ｎｉ （１００人）、Ａｕ（１０００人）
を順次蒸着したものであり、蒸着及びリフトオフによる
パターニング後、オーミンクコンタクト形成のための熱
処理を４００ ’Ｃで３０秒間行う。
次にウェハ表面に電子ビーム用のレジスト１６を塗布し
、レジスト１ｂのソース電極３ａとドレイン電極２ａ間
の領域に幅０．２μｍの開口部１１ ７を形成する。次いで、レジスト１６をマスクとしてキ
ャップ層１５をリン酸系混合溶液（リン酸過酸化水素水
、水）でエツチングし、底＠幅Ｗが上記開口部１７の幅
よりも１０〜３０％拾いリセス構造１８を形成する。さ
らに、上記レジスト１６をマスクとして厚さ３５００人
のＡｌ膜１９を蒸着し、リフトオフを行うことによって
リセス構造１８の底部にゲート電極１ａを形成する。
、レジスト１ｂのソース電極３ａとドレイン電極２ａ間
の領域に幅０．２μｍの開口部１１ ７を形成する。次いで、レジスト１６をマスクとしてキ
ャップ層１５をリン酸系混合溶液（リン酸過酸化水素水
、水）でエツチングし、底＠幅Ｗが上記開口部１７の幅
よりも１０〜３０％拾いリセス構造１８を形成する。さ
らに、上記レジスト１６をマスクとして厚さ３５００人
のＡｌ膜１９を蒸着し、リフトオフを行うことによって
リセス構造１８の底部にゲート電極１ａを形成する。
リフトオフ後、第２図に示すように、ウェハ表面に絶縁
のため１ｏｏｏ人厚のＳｉＮ膜２ｏを堆積し、その後各
電力供給部以外の領域をフォトレジストパターンでマス
クし、ドライエツチングで５ｊＮｌ莫２０を除去して、
スルーホール２１およびゲート、ドレイン、ソースの各
電力供給部の窓を形成する。次いで、Ｔｊ （１０００
人）、 Ｐｉ。
のため１ｏｏｏ人厚のＳｉＮ膜２ｏを堆積し、その後各
電力供給部以外の領域をフォトレジストパターンでマス
クし、ドライエツチングで５ｊＮｌ莫２０を除去して、
スルーホール２１およびゲート、ドレイン、ソースの各
電力供給部の窓を形成する。次いで、Ｔｊ （１０００
人）、 Ｐｉ。
（１０００人）、Ａｕ （１５０００Å）をこれらの順
に蒸着した後、リフトオフによって２ゲート。
に蒸着した後、リフトオフによって２ゲート。
ドレイン、ソースの各電力供給部１ｂ、２ｂ、３ｂおよ
びエアブリッジ配線１ｃを形成する。この後、ウェハを
３０〜８０μｍ程度にまで薄層化し２ ソース電極の電力供給部３ｂの直下に５０μｍ程度の孔
をあけ、金属メツキによって裏面メタライズを行ないバ
イアホール配線３ｃと裏面配線３ｄを形成する。次に、
ウェハを素子ごとに切断した後、ＨＥＭＴＩＯチップの
裏面金属膜３ｄとパッケージのソースラインを接続し、
またゲート、ドレイン電極の各電力供給部１ｂ、２ｂの
それぞれを上記パッケージのゲート、ドレインラインと
ポンディングワイヤによって接続して本実施例装置が完
成する。
びエアブリッジ配線１ｃを形成する。この後、ウェハを
３０〜８０μｍ程度にまで薄層化し２ ソース電極の電力供給部３ｂの直下に５０μｍ程度の孔
をあけ、金属メツキによって裏面メタライズを行ないバ
イアホール配線３ｃと裏面配線３ｄを形成する。次に、
ウェハを素子ごとに切断した後、ＨＥＭＴＩＯチップの
裏面金属膜３ｄとパッケージのソースラインを接続し、
またゲート、ドレイン電極の各電力供給部１ｂ、２ｂの
それぞれを上記パッケージのゲート、ドレインラインと
ポンディングワイヤによって接続して本実施例装置が完
成する。
次に、このようにして作製した本実施例ＨＥＭＴの特性
について述べる。本実施例ＨＥＭＴはエアブリッジ構造
及び単一のゲート電力供給部を有し、ソースの電力供給
部とゲート電力供給部が遠投（３μｍ以上離す）されて
いるためゲートワイヤとソース電極電力供給部３ｂ間の
容量がなくソース ゲート間容量が従来のＨＥＭＴに比
較して２０〜１０パーセントはど低減されている。また
ソース電極の電力供給部が、パッケージへバイアホール
配線３ｃによって接続されているため。
について述べる。本実施例ＨＥＭＴはエアブリッジ構造
及び単一のゲート電力供給部を有し、ソースの電力供給
部とゲート電力供給部が遠投（３μｍ以上離す）されて
いるためゲートワイヤとソース電極電力供給部３ｂ間の
容量がなくソース ゲート間容量が従来のＨＥＭＴに比
較して２０〜１０パーセントはど低減されている。また
ソース電極の電力供給部が、パッケージへバイアホール
配線３ｃによって接続されているため。
３
ソースインダクタンスが、従来のＨＥＭＴに比較して５
０パーセントはど低くなっている。
０パーセントはど低くなっている。
本実施例のＨＥＭＴはマルチフィンガ部を有するゲート
電極を有し、上記のようにソースインダクタンスおよび
ソース・ゲート間の寄生容量が低減されているので、ゲ
ート長０．２０μｍ、総ゲート幅２８０μｍ （単位
ゲート幅２０μｍ）のＨＥＭＴの雑音・利得特性は、１
２ＧＨｚに於いて雑音指数０．６ｄＢ、付随利得１３ｄ
Ｂとなった。
電極を有し、上記のようにソースインダクタンスおよび
ソース・ゲート間の寄生容量が低減されているので、ゲ
ート長０．２０μｍ、総ゲート幅２８０μｍ （単位
ゲート幅２０μｍ）のＨＥＭＴの雑音・利得特性は、１
２ＧＨｚに於いて雑音指数０．６ｄＢ、付随利得１３ｄ
Ｂとなった。
この値は、従来のゲート長０．２０μｍ、総ゲート幅２
８０μｍのＨＥＭＴに比較して雑音指数が０．３ｄＢ低
くなっており、付随利得が１ｄＢはど高くなっている。
８０μｍのＨＥＭＴに比較して雑音指数が０．３ｄＢ低
くなっており、付随利得が１ｄＢはど高くなっている。
また、上記と同しゲート長で総ゲート幅１２０μｍ （
単位ゲート幅２０μｍ）の本実施例ＨＥＭＴでは、２３
Ｃ；Ｈｚに於いて雑音指数は１．１ｄＢ、付随利得は１
１ｄＢであり従来のゲート長０，２０μｍ、総ゲート幅
１２０μｍのＨＥＭＴに比較して雑音指数が０．５ｄＢ
低くなっており、付随利得は３ｄＢはど高くなっている
。
単位ゲート幅２０μｍ）の本実施例ＨＥＭＴでは、２３
Ｃ；Ｈｚに於いて雑音指数は１．１ｄＢ、付随利得は１
１ｄＢであり従来のゲート長０，２０μｍ、総ゲート幅
１２０μｍのＨＥＭＴに比較して雑音指数が０．５ｄＢ
低くなっており、付随利得は３ｄＢはど高くなっている
。
４
また１本実施例のソース電力供給部３ｂは、ゲート電力
供給部１ｂを、取り囲まないようにアイランド状に配置
されているため、ゲート電力供給部３ｂを、パッケージ
のゲートラインにワイヤボンディングする際、従来のＦ
ＥＴにみられた。ゲートワイヤとソース電力供給部３ｂ
とのワイヤタッチの可能性がなく、高信頼性・高歩留り
でＨＥＭＴを形成できる。
供給部１ｂを、取り囲まないようにアイランド状に配置
されているため、ゲート電力供給部３ｂを、パッケージ
のゲートラインにワイヤボンディングする際、従来のＦ
ＥＴにみられた。ゲートワイヤとソース電力供給部３ｂ
とのワイヤタッチの可能性がなく、高信頼性・高歩留り
でＨＥＭＴを形成できる。
（発明の効果）
このように本発明によれば半導体装置が単一のゲート電
力供給部を備え、ソース電力供給部がバイアホールによ
ってパッケージに接続されているため、ソース電力供給
部を前記ゲート電力供給部に対して遠投することが可能
となり、またゲート電力供給部を包囲せぬように該ソー
ス電力供給部を配置することが可能になる。このことに
より電力供給部とワイヤの接触による信頼性不良が無く
なり、またソース・ゲート間の寄生容量の低減およびソ
ースインダクタンスの低減が達成される。
力供給部を備え、ソース電力供給部がバイアホールによ
ってパッケージに接続されているため、ソース電力供給
部を前記ゲート電力供給部に対して遠投することが可能
となり、またゲート電力供給部を包囲せぬように該ソー
ス電力供給部を配置することが可能になる。このことに
より電力供給部とワイヤの接触による信頼性不良が無く
なり、またソース・ゲート間の寄生容量の低減およびソ
ースインダクタンスの低減が達成される。
従って２本発明の構成を有する電界効果トランジ５
スフは１０ＧＨｚ以上の高周波に於いても、優れた雑音
特性及び利得特性を有し、しかもワイヤの接触による不
良のない高い信頼性を有する。
特性及び利得特性を有し、しかもワイヤの接触による不
良のない高い信頼性を有する。
４、 ゛ の な目゛Ｂ−
第１図は本発明の詳細な説明するための平面図、第２図
はその断面図、第３図は実施例のＦＥ下下型製方法説明
するための断面図、第４図は従来例を説明するための平
面図である。
はその断面図、第３図は実施例のＦＥ下下型製方法説明
するための断面図、第４図は従来例を説明するための平
面図である。
１ａ・・・ゲート電極、ｌｂ・・・ゲート電力供給部１
ｃ・・・エアブリッジ配線、ｌｄ・・・マルチフィンガ
部、２ａ・・・ドレイン電極、２ｂ・・・ドレイン電力
供給部、３ａ・・・ソース電極、３ｂ・・・ソース電力
供給部、３ｃバイアホール、３ｄ・・・裏面金属膜、１
０・・・ＨＥＭＴ、１１・・・ＧａＡｓ基板、１２・・
・アンドープＧａＡｓ層、１３・・・ノンドープＡ Ｉ
ｏ、 ｚｓＧ ａＯ，７５ＡＳスペ一サ層、１４−３
ｉドープｎ型Ａｌｏ、ｚｓＧａｏ、ｙｓＡｓ、 １５
−３ ｉドープｎ型ＧａＡＳキャップ層、２０・・・Ｓ
ｉＮ膜、２１・・スルーホール、３０・・・従来のＨＥ
ＭＴ。
ｃ・・・エアブリッジ配線、ｌｄ・・・マルチフィンガ
部、２ａ・・・ドレイン電極、２ｂ・・・ドレイン電力
供給部、３ａ・・・ソース電極、３ｂ・・・ソース電力
供給部、３ｃバイアホール、３ｄ・・・裏面金属膜、１
０・・・ＨＥＭＴ、１１・・・ＧａＡｓ基板、１２・・
・アンドープＧａＡｓ層、１３・・・ノンドープＡ Ｉ
ｏ、 ｚｓＧ ａＯ，７５ＡＳスペ一サ層、１４−３
ｉドープｎ型Ａｌｏ、ｚｓＧａｏ、ｙｓＡｓ、 １５
−３ ｉドープｎ型ＧａＡＳキャップ層、２０・・・Ｓ
ｉＮ膜、２１・・スルーホール、３０・・・従来のＨＥ
ＭＴ。
以上
６
Claims (1)
- 【特許請求の範囲】 １、バイアホールを有する半導体基板と、 該半導体基板に形成され、複数のマルチフィンガ部を有
するゲート電極を有する電界効果トランジスタと、 該電界効果トランジスタのソース電極に接続されたソー
ス電力供給部及びドレイン電極に接続されたドレイン電
力供給部と、 該複数のマルチフィンガ部にエアブリッジ配線を介して
接続された単一のゲート電力供給部とを備え、 該ソース電力供給部が複数個形成されており、かつ各々
の該ソース電力供給部が該バイアホールを介して接続さ
れている、 半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174982A JPH0338842A (ja) | 1989-07-06 | 1989-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174982A JPH0338842A (ja) | 1989-07-06 | 1989-07-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338842A true JPH0338842A (ja) | 1991-02-19 |
Family
ID=15988151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1174982A Pending JPH0338842A (ja) | 1989-07-06 | 1989-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03232241A (ja) * | 1989-08-31 | 1991-10-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2009008363A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | ヒートポンプ給湯機 |
| JP2009290098A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1989
- 1989-07-06 JP JP1174982A patent/JPH0338842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03232241A (ja) * | 1989-08-31 | 1991-10-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2009008363A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | ヒートポンプ給湯機 |
| JP2009290098A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7752704B2 (ja) | 半導体表面改質を含むトランジスタ及び関連製造方法 | |
| US11749726B2 (en) | Field effect transistor with source-connected field plate | |
| US5449930A (en) | High power, compound semiconductor device and fabrication process | |
| JP5468286B2 (ja) | 半導体装置およびその製造方法 | |
| US8809137B2 (en) | Leakage barrier for GaN based HEMT active device | |
| US5374835A (en) | Field effect transistor using compound semiconductor | |
| JPH0338842A (ja) | 半導体装置 | |
| JPH03194931A (ja) | 半導体装置の製造方法 | |
| CN117616581A (zh) | 氮化物基半导体装置及其制造方法 | |
| KR20230055221A (ko) | GaN RF HEMT 소자 및 그 제조방법 | |
| US20240274672A1 (en) | Nitride semiconductor device | |
| KR102875641B1 (ko) | 소스 접속된 필드 플레이트를 갖는 전계 효과 트랜지스터 | |
| JP2001093914A (ja) | 半導体能動素子及び半導体集積回路 | |
| KR102668554B1 (ko) | 질화물계 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN216213472U (zh) | 半导体装置 | |
| JP3365380B2 (ja) | 高周波半導体装置とその製造方法 | |
| JP2822739B2 (ja) | 半導体装置 | |
| CN118281049B (zh) | 一种半导体器件 | |
| JP4102724B2 (ja) | Ｍｅｓｆｅｔおよびその製造方法 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| US20240194751A1 (en) | Transistor devices including self-aligned ohmic contacts and contact regions and related fabrication methods | |
| JPH079980B2 (ja) | 半導体装置の製造方法 | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPH11307552A (ja) | 半導体素子 |