JPH0338923A - Ｐｃｍコーデック - Google Patents
ＰｃｍコーデックInfo
- Publication number
- JPH0338923A JPH0338923A JP17458189A JP17458189A JPH0338923A JP H0338923 A JPH0338923 A JP H0338923A JP 17458189 A JP17458189 A JP 17458189A JP 17458189 A JP17458189 A JP 17458189A JP H0338923 A JPH0338923 A JP H0338923A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- linear code
- converter
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＣＭコーデックに関し、特に、ｌ５ＤＮ（
［ＮＴＥＧＲＡＴＥＤ ５ＥＲＶＩＣＥＳ ＤＩＧＩＴ
ＡＬ ＮＥＴＩｌｌＯＲＫ）通信における音声通信にお
いて用いられるＰＣＭコーデックに関する。
［ＮＴＥＧＲＡＴＥＤ ５ＥＲＶＩＣＥＳ ＤＩＧＩＴ
ＡＬ ＮＥＴＩｌｌＯＲＫ）通信における音声通信にお
いて用いられるＰＣＭコーデックに関する。
従来、この種のＰＣＭコーデックは、一対のディジタル
入力信号および出力信号と、一対のアナログ出力信号お
よび入力信号との間において、Ａ／Ｄ変換ならびにＤ／
Ａ変換する機能を備えて構成されているのが一般である
。
入力信号および出力信号と、一対のアナログ出力信号お
よび入力信号との間において、Ａ／Ｄ変換ならびにＤ／
Ａ変換する機能を備えて構成されているのが一般である
。
〔発明が解決しようとするＭＭＥ
上述した従来のＰＣＭコーデックにおいては、一対の信
号を取扱う機能しか有していないので、−台の端末装置
により複数の通信チャネルに接続する場合には、複数の
ＰＣＭコーデックを使用しなければならないという欠点
がある。
号を取扱う機能しか有していないので、−台の端末装置
により複数の通信チャネルに接続する場合には、複数の
ＰＣＭコーデックを使用しなければならないという欠点
がある。
本発明のＰＣＭコーデックは、複数のＰＣＭ信号または
時分割多重されたＰＣＭ信号を入力し、前記ＰＣＭ信号
をそれぞれ個別に変換処理して、複数のリニヤコード信
号を生成して出力する手段と、前記複数ノリニヤコード
信号を入力し、所定の制御信号を介して、前記リニヤコ
ード信号をそれぞれ取捨選択して加算出力する加算回路
と、前記加算回路から出力されるリニヤコード信号を入
力し、所定の制御信号を介して、前記リニヤコード信号
のレベルを制御調整する手段と、を備えて構成される。
時分割多重されたＰＣＭ信号を入力し、前記ＰＣＭ信号
をそれぞれ個別に変換処理して、複数のリニヤコード信
号を生成して出力する手段と、前記複数ノリニヤコード
信号を入力し、所定の制御信号を介して、前記リニヤコ
ード信号をそれぞれ取捨選択して加算出力する加算回路
と、前記加算回路から出力されるリニヤコード信号を入
力し、所定の制御信号を介して、前記リニヤコード信号
のレベルを制御調整する手段と、を備えて構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例のブロック図である。第１図
に示されるように、本実施例は、エンコーダｌと、Ａ／
Ｄ変換器２と、第１のデコーダ３と、第２のデコーダ４
と、加算回路５と、利得可変回路６と、 Ｄ／Ａ変換器
７と、を備えて構成される。
は、本発明の第１の実施例のブロック図である。第１図
に示されるように、本実施例は、エンコーダｌと、Ａ／
Ｄ変換器２と、第１のデコーダ３と、第２のデコーダ４
と、加算回路５と、利得可変回路６と、 Ｄ／Ａ変換器
７と、を備えて構成される。
第１図において、端子５４から入力されるアナログ信号
は、Ａ／Ｄ変換器２においてリニアコード信号に変換さ
れ、エンコーダｌに入力されて所定のＰＣＭ信号に変換
された後、端子５１より出力される。端子５２から人力
されるＰＣ）４信号は、第、１のデコーダ３においてリ
ニアコード信号に変換され、加算回路５に入力される。
は、Ａ／Ｄ変換器２においてリニアコード信号に変換さ
れ、エンコーダｌに入力されて所定のＰＣＭ信号に変換
された後、端子５１より出力される。端子５２から人力
されるＰＣ）４信号は、第、１のデコーダ３においてリ
ニアコード信号に変換され、加算回路５に入力される。
同様に、端子５３から入力されるＰＣＭ信号は、第２の
デコーダ４においてリニアコード信号に変換され、加算
回路５に入力される。加算回路５においては、端子５６
より入力されるコントロール信号により制御されて、前
記二つのリニアコード信号は取捨選択されて加算され、
＋７１得す受回路６に出力される。利得可変回路６にお
いては、端子５７から入力されるコントロール信号によ
り、加算回路６から入力されるリニアコード信号のレベ
ルが制御調整され、Ｄ／Ａ変換器７に出力される。Ｄ／
Ａ変換器７においては、前記リニアコード信号はアナロ
グ信号に変換され、端子５５を介して出力される。
デコーダ４においてリニアコード信号に変換され、加算
回路５に入力される。加算回路５においては、端子５６
より入力されるコントロール信号により制御されて、前
記二つのリニアコード信号は取捨選択されて加算され、
＋７１得す受回路６に出力される。利得可変回路６にお
いては、端子５７から入力されるコントロール信号によ
り、加算回路６から入力されるリニアコード信号のレベ
ルが制御調整され、Ｄ／Ａ変換器７に出力される。Ｄ／
Ａ変換器７においては、前記リニアコード信号はアナロ
グ信号に変換され、端子５５を介して出力される。
次に、本発明の第２の実施例について説明する。第２図
は、本発明の第２の実施例のブロック図である。第２図
に示されるように、本実施例は、時分割出力回路８と、
エンコーダつと、 Ａ／Ｄ変換器ＩＯと、第１の信号保
持回路１１と、第２の信号保持回路１２と、第１のデコ
ーダ１３と、第２のデコーダ１４と、加算回路１５と、
利得可変回路１６と、Ｄ／Ａ変換器１７と、を備えて構
成される。
は、本発明の第２の実施例のブロック図である。第２図
に示されるように、本実施例は、時分割出力回路８と、
エンコーダつと、 Ａ／Ｄ変換器ＩＯと、第１の信号保
持回路１１と、第２の信号保持回路１２と、第１のデコ
ーダ１３と、第２のデコーダ１４と、加算回路１５と、
利得可変回路１６と、Ｄ／Ａ変換器１７と、を備えて構
成される。
第２図において、′４Ｉ子６０から入力されるアナログ
信号は、Ａ／Ｄ変換器１０およびエンコーダ９を介して
ＰＣ＋４信号に変換され１時分割出力回路１６に入力さ
れる０時分割出力回路１６においては、前記ＰＣＭ信号
は、端子６２および６３より入力されるタイミング信号
により指定されるタイムスロットに分配され、時分割に
よる多重化が行なわれて、端子５８を介して出力される
。
信号は、Ａ／Ｄ変換器１０およびエンコーダ９を介して
ＰＣ＋４信号に変換され１時分割出力回路１６に入力さ
れる０時分割出力回路１６においては、前記ＰＣＭ信号
は、端子６２および６３より入力されるタイミング信号
により指定されるタイムスロットに分配され、時分割に
よる多重化が行なわれて、端子５８を介して出力される
。
一方、第１の信号保持回路１１においては、端子５９か
ら入力される時分割多重化ＰＣＭ信号の中から、端子６
３から入力されるタイミング信号により指定されるタイ
ムスロットの信号が取り出されて保持され、同様に、第
２の信号保持回路Ｉ２においても、端子５９から入力さ
れる時分割多重化ＰＣ）４信号の中から、′４子６２か
ら人力されるタイミング信号により指定されるタイムス
ロットの信号が取り出されて保持される。
ら入力される時分割多重化ＰＣＭ信号の中から、端子６
３から入力されるタイミング信号により指定されるタイ
ムスロットの信号が取り出されて保持され、同様に、第
２の信号保持回路Ｉ２においても、端子５９から入力さ
れる時分割多重化ＰＣ）４信号の中から、′４子６２か
ら人力されるタイミング信号により指定されるタイムス
ロットの信号が取り出されて保持される。
第１の信号保持回路１１および第２の信号保持回路１２
において保持されている信号は、それぞれ第１のデコー
ダ１３および第２のデコーダ１４においてリニアコード
信号に変換され、共に加算回路１５に入力される。加算
回路１５においては、端子６４より人力されるコントロ
ール信号により制御されて、前記二つのリニアコード信
号は取捨選択されて加算され、利得可変回路１６に出力
される。利得可変回路１６においては、端子６５から入
力されるコントロール信号により、加算回路１５から入
力されるリニアコード信号のレベルが制ｖ４調整され、
Ｄ／Ａ変換器１７に出力される。 Ｄ／Ａ変換器１７
においては、前記リニアコード信号はアナログ信号に変
換されて、端子６１を介して出力される。
において保持されている信号は、それぞれ第１のデコー
ダ１３および第２のデコーダ１４においてリニアコード
信号に変換され、共に加算回路１５に入力される。加算
回路１５においては、端子６４より人力されるコントロ
ール信号により制御されて、前記二つのリニアコード信
号は取捨選択されて加算され、利得可変回路１６に出力
される。利得可変回路１６においては、端子６５から入
力されるコントロール信号により、加算回路１５から入
力されるリニアコード信号のレベルが制ｖ４調整され、
Ｄ／Ａ変換器１７に出力される。 Ｄ／Ａ変換器１７
においては、前記リニアコード信号はアナログ信号に変
換されて、端子６１を介して出力される。
〔発明の効果〕
以上、詳細に説明したように、本発明は、複数のＰＣＭ
信号入力に対応して、エンコーダ、デコーダ、Ａ／Ｄ変
換器およびＤ／Ａ変換器等を、それぞれ１回路分だけ備
えれば良く、ＩＮＮ（正整数）の会議形式の音声通信等
において、ＰＣＭコーデックの回路規模を簡略化させ、
容易にＬＳＩ化を図ることができるという効果がある。
信号入力に対応して、エンコーダ、デコーダ、Ａ／Ｄ変
換器およびＤ／Ａ変換器等を、それぞれ１回路分だけ備
えれば良く、ＩＮＮ（正整数）の会議形式の音声通信等
において、ＰＣＭコーデックの回路規模を簡略化させ、
容易にＬＳＩ化を図ることができるという効果がある。
第を図および第２図は、それぞれ本発明の第１および第
２の実施例のブロック図である。 図において、１．９・・・・・・エンコーダ、２．１０
・・・・・・Ａ／Ｄ変換器、３、Ｌ３・・・・・・第■
のデコーダ、４゜１４・・・・・・第のデコーダ、５．
１５・・・・・・加算回路、６．１６・・・・・・利得
可変回路、７．１７・・・・・・Ｄ／Ａ変換器、８・・
・・・・時分割出力回路、１１・・・・・・第１の信号
保持回路、１２・・・・・・第２の信号保持回路。
２の実施例のブロック図である。 図において、１．９・・・・・・エンコーダ、２．１０
・・・・・・Ａ／Ｄ変換器、３、Ｌ３・・・・・・第■
のデコーダ、４゜１４・・・・・・第のデコーダ、５．
１５・・・・・・加算回路、６．１６・・・・・・利得
可変回路、７．１７・・・・・・Ｄ／Ａ変換器、８・・
・・・・時分割出力回路、１１・・・・・・第１の信号
保持回路、１２・・・・・・第２の信号保持回路。
Claims (1)
- 【特許請求の範囲】 複数のＰＣＭ信号または時分割多重されたＰＣＭ信号を
入力し、前記ＰＣＭ信号をそれぞれ個別に変換処理して
、複数のリニヤコード信号を生成して出力する手段と、 前記複数のリニヤコード信号を入力し、所定の制御信号
を介して、前記リニヤコード信号をそれぞれ取捨選択し
て加算出力する加算回路と、前記加算回路から出力され
るリニヤコード信号を入力し、所定の制御信号を介して
、前記リニヤコード信号のレベルを制御調整する手段と
、を備えることを特徴とするＰＣＭコーデック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17458189A JPH0338923A (ja) | 1989-07-05 | 1989-07-05 | Ｐｃｍコーデック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17458189A JPH0338923A (ja) | 1989-07-05 | 1989-07-05 | Ｐｃｍコーデック |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338923A true JPH0338923A (ja) | 1991-02-20 |
Family
ID=15981059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17458189A Pending JPH0338923A (ja) | 1989-07-05 | 1989-07-05 | Ｐｃｍコーデック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338923A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199294A (ja) * | 2007-02-13 | 2008-08-28 | Seiko Instruments Inc | 音叉型水晶振動子の製造装置 |
| JP2008199485A (ja) * | 2007-02-15 | 2008-08-28 | Seiko Instruments Inc | 音叉型水晶振動子の製造装置 |
-
1989
- 1989-07-05 JP JP17458189A patent/JPH0338923A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199294A (ja) * | 2007-02-13 | 2008-08-28 | Seiko Instruments Inc | 音叉型水晶振動子の製造装置 |
| JP2008199485A (ja) * | 2007-02-15 | 2008-08-28 | Seiko Instruments Inc | 音叉型水晶振動子の製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5533112A (en) | Volume control in digital teleconferencing | |
| EP0641084B1 (en) | Analog-digital-analog converter circuit | |
| JPH0338923A (ja) | Ｐｃｍコーデック | |
| US4754258A (en) | Integrated digital circuit for processing speech signal | |
| KR920004348B1 (ko) | Pcm 부호 복호기 | |
| JPS61247195A (ja) | レベル可変回路 | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| DE69032260D1 (de) | Modulare Interpolationsarchitektur enthaltendes Gerät | |
| KR0138862B1 (ko) | 다자간 음성 및 영상회의를 위한 선택적 음성 합성모듈의 구현장치 | |
| US6522739B1 (en) | Apparatus and method for multi-access conference call in exchange system | |
| JPS6126258B2 (ja) | ||
| KR970002072B1 (ko) | 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치 | |
| US5003309A (en) | Apparatus having shared architecture for analog-to-digital and for digital-to-analog signal conversion | |
| JPH025696A (ja) | 時分割交換スイッチ回路 | |
| KR100201252B1 (ko) | 교환기의 음성 이득 조정회로 | |
| JPH0191563A (ja) | デイジタルボタン電話装置の会議通話方式 | |
| JPS58107721A (ja) | アナログ・ディジタル変換器 | |
| JPS56149196A (en) | Many-subscribers calling device | |
| JPS56156080A (en) | Transmitting system of multifrequency signal | |
| JPS61214621A (ja) | コ−デツク | |
| JPS6230543B2 (ja) | ||
| SU1379941A1 (ru) | Устройство аналого-цифрового преобразовани с автоматическим выбором предела измерени | |
| JPS6324795A (ja) | 時分割スイツチ | |
| JPH06245235A (ja) | 呼出し信号音の音量制御方式 | |
| JPS61256855A (ja) | 会議通話方式 |