JPH033954B2 - - Google Patents
Info
- Publication number
- JPH033954B2 JPH033954B2 JP57099196A JP9919682A JPH033954B2 JP H033954 B2 JPH033954 B2 JP H033954B2 JP 57099196 A JP57099196 A JP 57099196A JP 9919682 A JP9919682 A JP 9919682A JP H033954 B2 JPH033954 B2 JP H033954B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- impurity concentration
- region
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はpinまたはpνnダイオードに関し、特
にその逆回復特性をソフトリカバリーとしたダイ
オードに関する。
にその逆回復特性をソフトリカバリーとしたダイ
オードに関する。
最近、装置の小型軽量化および効率向上の面か
ら電子機器の高周波化が進んでいる。これに伴な
い機器に組み込まれる半導体電子部品に対する高
周波化の要望が強い。整流素子として用いられて
いるダイオードについても例外ではなく、高周波
化、即ち高速化が可能な高速ダイオードの需要が
大きい。
ら電子機器の高周波化が進んでいる。これに伴な
い機器に組み込まれる半導体電子部品に対する高
周波化の要望が強い。整流素子として用いられて
いるダイオードについても例外ではなく、高周波
化、即ち高速化が可能な高速ダイオードの需要が
大きい。
高速ダイオードに要求される主な特性として、
逆回復時間が短いことが上げられる。ダイオード
の逆回復時間trrは第1図に示すように、つぎの
2種の期間から成つている。
逆回復時間が短いことが上げられる。ダイオード
の逆回復時間trrは第1図に示すように、つぎの
2種の期間から成つている。
(1) ダイオードの電流が順方向のiFから0まで減
少して逆電流が流れはじめた時点から、逆電流
がその最大値IRPになる時点までの、ダイオー
ドが短絡状態となつている期間ts (2) 前記期間tsの後、逆電流がほぼ0になるまで
の、ダイオードが逆阻止能力を回復する期間td この場合、通常、期間tdとしては、第1図にも
示したように、逆電流がせん頭値IRPの90%と20
%に減少する点を結び、この直線と時間軸の交点
を求め、この点と逆電流がせん頭値に達した時点
との時間差をとつている。なお、第1図におい
て、vFは、ダイオードのアノード・カソード間電
圧をあらわしている。ダイオードが高速動作する
ためには、周知のように、逆回復時間trrが短い
ことが望ましい。一方、ダイオードの逆電流がそ
のせん頭IRPに達してから、阻止能力を完全に回
復するまでの期間tsがあまり短いと、このダイオ
ードを組み込んだ回路に存在するインダクタンス
成分Lにより−Ldi/dtなる誘起起電力が大きくな り、いわゆるスパイクノイズ発生の原因となる。
少して逆電流が流れはじめた時点から、逆電流
がその最大値IRPになる時点までの、ダイオー
ドが短絡状態となつている期間ts (2) 前記期間tsの後、逆電流がほぼ0になるまで
の、ダイオードが逆阻止能力を回復する期間td この場合、通常、期間tdとしては、第1図にも
示したように、逆電流がせん頭値IRPの90%と20
%に減少する点を結び、この直線と時間軸の交点
を求め、この点と逆電流がせん頭値に達した時点
との時間差をとつている。なお、第1図におい
て、vFは、ダイオードのアノード・カソード間電
圧をあらわしている。ダイオードが高速動作する
ためには、周知のように、逆回復時間trrが短い
ことが望ましい。一方、ダイオードの逆電流がそ
のせん頭IRPに達してから、阻止能力を完全に回
復するまでの期間tsがあまり短いと、このダイオ
ードを組み込んだ回路に存在するインダクタンス
成分Lにより−Ldi/dtなる誘起起電力が大きくな り、いわゆるスパイクノイズ発生の原因となる。
このようなスパイクノイズを低減するには、ダ
イオードが逆阻止能力を回復する期間tdが長いこ
とが望ましい。しかし逆回復時間trrには制限が
あり、前記期間tdをむやみに長くすることはでき
ない。したがつて、この制限の範囲内でtsを長く
し、かつダイオードが短絡状態にある期間tsと、
阻止能力を回復する期間tdとの比td/tsが大きい
ことが望ましい。
イオードが逆阻止能力を回復する期間tdが長いこ
とが望ましい。しかし逆回復時間trrには制限が
あり、前記期間tdをむやみに長くすることはでき
ない。したがつて、この制限の範囲内でtsを長く
し、かつダイオードが短絡状態にある期間tsと、
阻止能力を回復する期間tdとの比td/tsが大きい
ことが望ましい。
このように、td/tsの値が大きい特性を、一般
にソフトリカバリーな特性と呼んでいる。
にソフトリカバリーな特性と呼んでいる。
第2図は、一般的なpinまたはpνn構造ダイオ
ードの不純物濃度分布を示す。この構造では、比
較的不純物濃度の低いi層(n形低不純物濃度
層)またはν層(p形低不純物濃度層)をp、n
両高濃度層の間にはさんだ構造になつている。
ードの不純物濃度分布を示す。この構造では、比
較的不純物濃度の低いi層(n形低不純物濃度
層)またはν層(p形低不純物濃度層)をp、n
両高濃度層の間にはさんだ構造になつている。
以下の説明では、この構造を単にpin(構造)と
呼ぶことにする。
呼ぶことにする。
このようなpin構造ダイオードに逆方向電圧が
印加された時、空乏層は、濃度の低いi層全体に
広がり、n形高濃度層で止まる。本構造によれ
ば、pn構造に比べて、同じ耐圧を得るのに素子
の厚みを薄くできるため、順電圧降下を小さくで
きるという長所がある。
印加された時、空乏層は、濃度の低いi層全体に
広がり、n形高濃度層で止まる。本構造によれ
ば、pn構造に比べて、同じ耐圧を得るのに素子
の厚みを薄くできるため、順電圧降下を小さくで
きるという長所がある。
ところで、ダイオードが逆回復する現象を素子
内部のキヤリヤの動きから見ると、 (1) 先ず、逆電流が流れ始めてから、そのせん頭
値IRPに達するまでの期間tsは、ダイオードのpn
接合が空乏化し、接合が逆回転するまでの期間
であり、 (2) また、逆電流がせん頭値からほゞ0まで減少
する期間tdは、pn接合が回復した後、残存する
キヤリヤが再結合などにより消滅してゆく期間
に相当する。
内部のキヤリヤの動きから見ると、 (1) 先ず、逆電流が流れ始めてから、そのせん頭
値IRPに達するまでの期間tsは、ダイオードのpn
接合が空乏化し、接合が逆回転するまでの期間
であり、 (2) また、逆電流がせん頭値からほゞ0まで減少
する期間tdは、pn接合が回復した後、残存する
キヤリヤが再結合などにより消滅してゆく期間
に相当する。
一般に、ダイオードを高速化するためには、重
金属などのライフタイムキラーをドーピングする
方法が取られている。しかし、この方法による場
合は、ライフタイムキラーをドーピングすること
で、キヤリヤの消滅を速めているため、逆回復時
間trrが短かくなると同時に、逆阻止能力回復時
間tdも短かくなつてしまう。
金属などのライフタイムキラーをドーピングする
方法が取られている。しかし、この方法による場
合は、ライフタイムキラーをドーピングすること
で、キヤリヤの消滅を速めているため、逆回復時
間trrが短かくなると同時に、逆阻止能力回復時
間tdも短かくなつてしまう。
前述のように、ダイオードを高速化し、同時に
その特性をソフト・リカバリーとすることは、容
易ではなかつた。
その特性をソフト・リカバリーとすることは、容
易ではなかつた。
本発明の目的は、逆阻止能力回復時間tdを長く
することによつて前記td/tsを大きくし、ソフト
リカバリーな特性を実現したダイオードを提供す
ることにある。
することによつて前記td/tsを大きくし、ソフト
リカバリーな特性を実現したダイオードを提供す
ることにある。
前述目的を達成するために、本発明において
は、pinまたはpνnダイオードにおいて、p層と
n層との間に設けられた低不純物濃度領域内に、
これと同じ導電型で、かつこれよりも高不純物濃
度の領域を、前記p層およびn層と接しないよう
に設けるようにしている。
は、pinまたはpνnダイオードにおいて、p層と
n層との間に設けられた低不純物濃度領域内に、
これと同じ導電型で、かつこれよりも高不純物濃
度の領域を、前記p層およびn層と接しないよう
に設けるようにしている。
以下に、図面を参照して本発明を詳細に説明す
る。第10図は本発明の一実施例の断面構造図で
ある。図において、1はn層、2および4はi
層、3はn層、6はp層であり、これらの各層は
図示の順序で互いに隣接するように形成される。
る。第10図は本発明の一実施例の断面構造図で
ある。図において、1はn層、2および4はi
層、3はn層、6はp層であり、これらの各層は
図示の順序で互いに隣接するように形成される。
第3図は、第10図に示したPinin構造を有し、
かつその逆回復特性がいわゆるソフトリカバリー
となる様な、本発明のダイオードの不純物濃度分
布の一例を示す。
かつその逆回復特性がいわゆるソフトリカバリー
となる様な、本発明のダイオードの不純物濃度分
布の一例を示す。
第3図および第10図から明らかなように、本
実施例は、従来のpin構造ダイオードのi層の中
に、これと同じ導電型で、かつ不純物濃度の高い
層を設けたことが特徴になつている。
実施例は、従来のpin構造ダイオードのi層の中
に、これと同じ導電型で、かつ不純物濃度の高い
層を設けたことが特徴になつている。
このような構造では、基板の高濃度不純物層1
とi層の内部に設けられた高濃度不純物層3とで
囲まれたi層2の領域では、隣接する高濃度不純
物層がキヤリヤに対する電位障壁となるため、こ
の中にあるキヤリヤはとじ込められた形になり消
滅しにくい。
とi層の内部に設けられた高濃度不純物層3とで
囲まれたi層2の領域では、隣接する高濃度不純
物層がキヤリヤに対する電位障壁となるため、こ
の中にあるキヤリヤはとじ込められた形になり消
滅しにくい。
このため、pn接合が逆回復した後でも、i層
2の領域内にあるキヤリヤの消滅速度が遅く、従
来のpin構造ダイオードに比べて、逆回復特性は
ソフトリカバリーとなる。
2の領域内にあるキヤリヤの消滅速度が遅く、従
来のpin構造ダイオードに比べて、逆回復特性は
ソフトリカバリーとなる。
第4図は、従来のpin構造ダイオードおよび本
実施例の構造をもつダイオードの、逆回復時の電
流波形を示す。また、第5図a,bはそれぞれ従
来のpin構造ダイオードおよび本実施例のダイオ
ードの、素子内部におけるキヤリヤ(電子)濃度
分布の時間変化を示す図である。
実施例の構造をもつダイオードの、逆回復時の電
流波形を示す。また、第5図a,bはそれぞれ従
来のpin構造ダイオードおよび本実施例のダイオ
ードの、素子内部におけるキヤリヤ(電子)濃度
分布の時間変化を示す図である。
第5図aとbの対比からも明らかなように、両
方のダイオードの構造は、本実施例のダイオード
において、i層の中に厚さ2μm、不純物濃度1
×1017cm-3の高濃度領域が設けられ、かつこの高
濃度領域と高濃度の基板ウエハとの間に厚さ5μ
mのi層が設けられている他は、同じである。
方のダイオードの構造は、本実施例のダイオード
において、i層の中に厚さ2μm、不純物濃度1
×1017cm-3の高濃度領域が設けられ、かつこの高
濃度領域と高濃度の基板ウエハとの間に厚さ5μ
mのi層が設けられている他は、同じである。
つぎに、第4図および第5図a,bを参照し
て、両方のダイオードにおける電流波形の時間変
化と素子内部のキヤリヤ濃度分布の時間変化を対
比して見てゆく。
て、両方のダイオードにおける電流波形の時間変
化と素子内部のキヤリヤ濃度分布の時間変化を対
比して見てゆく。
先ず時刻t1では、両方のダイオードとも、pn接
合付近のキヤリヤは未だかなり残つている。時刻
t2になると、pn接合が空乏化しつつあることが分
かる。時刻t3において、従来のpinダイオードで
は、pn接合が、ほぼ完全に空乏化し、電流波形
も逆電流のせん頭値に達している。この時点で
pn接合は回復している。
合付近のキヤリヤは未だかなり残つている。時刻
t2になると、pn接合が空乏化しつつあることが分
かる。時刻t3において、従来のpinダイオードで
は、pn接合が、ほぼ完全に空乏化し、電流波形
も逆電流のせん頭値に達している。この時点で
pn接合は回復している。
一方、この時刻t3において、本実施例のダイオ
ードではpn接合の空乏化の度合いは幾分小さい。
これは、空乏層が止まるi層の中に設けられたn
形高濃度層3の不純物濃度が、従来のpinダイオ
ードのn形高濃度層に比べて低く、空乏層がより
容易に広がるためである。
ードではpn接合の空乏化の度合いは幾分小さい。
これは、空乏層が止まるi層の中に設けられたn
形高濃度層3の不純物濃度が、従来のpinダイオ
ードのn形高濃度層に比べて低く、空乏層がより
容易に広がるためである。
時刻t4になると、従来のpinダイオードでは逆
電流が減少しはじめ、i層内部にある残留キヤリ
ヤが急激に減少してゆく。一方、本実施例のダイ
オードでは、この時刻に、pn接合がほぼ完全に
空乏化し、接合が回復していることがわかる。
電流が減少しはじめ、i層内部にある残留キヤリ
ヤが急激に減少してゆく。一方、本実施例のダイ
オードでは、この時刻に、pn接合がほぼ完全に
空乏化し、接合が回復していることがわかる。
これに対して、本実施例のn形高濃度層3とn
形基板1とで挾まれたi層2におけるキヤリヤ濃
度の変化は小さく、この時点では、多量のキヤリ
ヤが残つている。すなわち、n形高濃度層3がホ
ールに対する電位障壁を形成するため、キヤリヤ
が閉じ込められた形になつており、電子も中性条
件を満たすためほぼ同じ濃度分布になる。
形基板1とで挾まれたi層2におけるキヤリヤ濃
度の変化は小さく、この時点では、多量のキヤリ
ヤが残つている。すなわち、n形高濃度層3がホ
ールに対する電位障壁を形成するため、キヤリヤ
が閉じ込められた形になつており、電子も中性条
件を満たすためほぼ同じ濃度分布になる。
時刻t5になると、従来のpinダイオードの逆電
流は殆んど零になつている。一方、本実施例のダ
イオードでは、p層6に隣接したi層4内のキヤ
リヤは殆んど消滅しているのに対して、n形基板
1に隣接したi層2内のキヤリヤは未だ多く残つ
ている。したがつて、電流減少の度合は、従来の
pinダイオードに比べてゆるやかである。
流は殆んど零になつている。一方、本実施例のダ
イオードでは、p層6に隣接したi層4内のキヤ
リヤは殆んど消滅しているのに対して、n形基板
1に隣接したi層2内のキヤリヤは未だ多く残つ
ている。したがつて、電流減少の度合は、従来の
pinダイオードに比べてゆるやかである。
以上において見て来たように、本実施例の構造
のダイオードでは、従来のpin構造ダイオードに
比べて逆回復特性はソフト・リカバリーな特性と
なる。
のダイオードでは、従来のpin構造ダイオードに
比べて逆回復特性はソフト・リカバリーな特性と
なる。
ところで、ダイオードの諸特性のうち、この他
に重要な特性として順方向電圧降下がある。第6
図は、第5図a,bに示した不純物濃度分布のダ
イオード、および同図bにおいて領域3の不純物
濃度を1×1016cm-3としたダイオードの、順方向
電圧−電流特性を示す実測例である。
に重要な特性として順方向電圧降下がある。第6
図は、第5図a,bに示した不純物濃度分布のダ
イオード、および同図bにおいて領域3の不純物
濃度を1×1016cm-3としたダイオードの、順方向
電圧−電流特性を示す実測例である。
第6図において、曲線1は従来のpinダイオー
ド、曲線2,3は、第3図に示す領域3の不純物
濃度をそれぞれ1×1016cm-3、1×1017cm-3とし
た場合をあらわしている。なお、この場合の素子
の接合面積は0.16cm2である。
ド、曲線2,3は、第3図に示す領域3の不純物
濃度をそれぞれ1×1016cm-3、1×1017cm-3とし
た場合をあらわしている。なお、この場合の素子
の接合面積は0.16cm2である。
この図から分るように、領域3の不純物濃度が
高いほど、同一電流(密度)に対する順電圧降下
は大きくなるが、その違いは高々0.03V程度であ
る。このように、従来のpinダイオードのi層内
に、これと同じ導電形の高不純物層3を加えた構
造としても、順電圧降下の増加は僅かである。
高いほど、同一電流(密度)に対する順電圧降下
は大きくなるが、その違いは高々0.03V程度であ
る。このように、従来のpinダイオードのi層内
に、これと同じ導電形の高不純物層3を加えた構
造としても、順電圧降下の増加は僅かである。
こゝで、7図を参照して、前記実施例(第10
図)、の構造をもつダイオードの製造方法を述べ
る。
図)、の構造をもつダイオードの製造方法を述べ
る。
先ず、ウエハー径75mm、厚さ300μm、抵抗率
0.01Ωcm(不純物濃度5×1018cm-3)、面方位
(111)、オフアングル1〜2゜のn形シリコン鏡面
基板ウエハ1を用意する(同図a)。
0.01Ωcm(不純物濃度5×1018cm-3)、面方位
(111)、オフアングル1〜2゜のn形シリコン鏡面
基板ウエハ1を用意する(同図a)。
この鏡面ウエハの片面に、n形高抵抗層、すな
わちi層2(100Ωcm、5×1013cm-3)を、厚さ
5μmだけエピタキシヤル成長させる(同図b)。
このエピタキシヤル成長層は、例えばSiHCl3を、
シリコン原料PH3をドーパント原料として、H2
中で1100℃、約8分間の反応させることによつて
得られる。
わちi層2(100Ωcm、5×1013cm-3)を、厚さ
5μmだけエピタキシヤル成長させる(同図b)。
このエピタキシヤル成長層は、例えばSiHCl3を、
シリコン原料PH3をドーパント原料として、H2
中で1100℃、約8分間の反応させることによつて
得られる。
次に、このエピタキシヤル成長させた同じ面
に、n形の低抵抗層3(0.25Ωcm、1×1017cm-3)
を、厚さ2μmだけエピタキシヤル成長させる
(同図c)。この製造法は、先のi層2のエピタキ
シヤル成長と同様で、ドーパント原料であるPH3
とシリコン原料であるSiHCl3の濃度比を変えれ
ばよい。
に、n形の低抵抗層3(0.25Ωcm、1×1017cm-3)
を、厚さ2μmだけエピタキシヤル成長させる
(同図c)。この製造法は、先のi層2のエピタキ
シヤル成長と同様で、ドーパント原料であるPH3
とシリコン原料であるSiHCl3の濃度比を変えれ
ばよい。
更にこの上に、3層目のn形エピタキシヤル層
4を成長させる(同図d)。この層4の抵抗率は、
第1層目のエピタキシヤル層と同様100Ωcmで厚
さは11μmである。
4を成長させる(同図d)。この層4の抵抗率は、
第1層目のエピタキシヤル層と同様100Ωcmで厚
さは11μmである。
次に、ウエハ表面に酸化膜5を約0.1μm形成す
る。引き続いて、pエミツタ層6を形成するた
め、酸化膜5を介して、ボロンをイオン注入によ
り打ち込む(同図e)。この場合の加速電圧は
150KeV、ドーズ量は約1×1012cm-2である。
る。引き続いて、pエミツタ層6を形成するた
め、酸化膜5を介して、ボロンをイオン注入によ
り打ち込む(同図e)。この場合の加速電圧は
150KeV、ドーズ量は約1×1012cm-2である。
この後、1100℃、600分間、窒素中のアニール
を実施することにより、表面濃度約1×1016cm
-3、深さ約1μmのpエミツタ層6が形成される
(同図f)。
を実施することにより、表面濃度約1×1016cm
-3、深さ約1μmのpエミツタ層6が形成される
(同図f)。
このようにして接合成形を終えたシリコンウエ
ハに、Al電極7(厚さ4μm)を、真空蒸着法と
ホトエツチング技術により形成し(同図g)、ウ
エハを4mm四方のチツプに分割して本実施例素子
は完成する。
ハに、Al電極7(厚さ4μm)を、真空蒸着法と
ホトエツチング技術により形成し(同図g)、ウ
エハを4mm四方のチツプに分割して本実施例素子
は完成する。
第8図は、本発明の他の実施例の不純物濃度分
布を示す図である。本構造は、基板ウエハ1とp
エミツタ層6間のi層内に設ける高濃度層を複数
にしたもので、順電圧降下の低減を図つたもので
ある。この場合、図からも明らかなように、p形
領域から遠い層ほど高不純物濃度になるようにす
るのがよい。
布を示す図である。本構造は、基板ウエハ1とp
エミツタ層6間のi層内に設ける高濃度層を複数
にしたもので、順電圧降下の低減を図つたもので
ある。この場合、図からも明らかなように、p形
領域から遠い層ほど高不純物濃度になるようにす
るのがよい。
第9図も本発明の他の実施例の不純物濃度分布
を示す図である。この例は、i層と、i層の中に
設けられた高濃度層とを、連続的なエピタキシヤ
ル成長により形成したもので、製造工程の簡略化
を図つたものである。
を示す図である。この例は、i層と、i層の中に
設けられた高濃度層とを、連続的なエピタキシヤ
ル成長により形成したもので、製造工程の簡略化
を図つたものである。
エピタキシヤル成長を連続的に行なつているた
め、各不純物層の境界は段階状とはならないが、
素子性能的には本発明の基本形(第3図)と大き
な差異はない。
め、各不純物層の境界は段階状とはならないが、
素子性能的には本発明の基本形(第3図)と大き
な差異はない。
以上の実施例はいずれも、n形シリコン基板に
接合を形成した構造になつているが、p形シリコ
ン基板を用いて、接合形成をこれとは対称的に行
なつても、本発明の作用効果が変らないことは言
うまでもない。なお、低不純物濃度層に形成する
高不純物濃度層は、ダイオードの断面全体にわた
つて設けることは必ずしも必要ではなく、断面の
一部に設けてもそれなりの効果が得られることは
明らかである。
接合を形成した構造になつているが、p形シリコ
ン基板を用いて、接合形成をこれとは対称的に行
なつても、本発明の作用効果が変らないことは言
うまでもない。なお、低不純物濃度層に形成する
高不純物濃度層は、ダイオードの断面全体にわた
つて設けることは必ずしも必要ではなく、断面の
一部に設けてもそれなりの効果が得られることは
明らかである。
第1図はダイオードの逆回復時の電圧、電流波
形とts、td、trr(逆回復時間)の定義を示す図、第
2図は従来のpin構造ダイオードの不純物濃度分
布を示す図、第3図は本発明の一実施例における
不純物濃度分布を示す図、第4図は従来のpinダ
イオードと本発明のダイオードの逆回復時の電流
波形の比較を示す図、第5図a,bは第4図に示
した各ダイオードのキヤリヤ(電子)濃度分布の
時間変化を示す不純物濃度分布図、第6図は従来
のpinダイオードと本発明のダイオードの順方向
電圧−電流特性の比較を示す図、第7図は本発明
のダイオードの製造方法を示す工程図、第8図お
よび第9図は本発明のその他の実施例における不
純物濃度分布を示す図、第10図は本発明の一実
施例の断面構造を示す図である。 1……基板ウエハ、2……高抵抗エピタキシヤ
ル層、3……低抵抗エピタキシヤル層、4……高
抵抗エピタキシヤル層、6……pエミツタ層、7
……Al電極。
形とts、td、trr(逆回復時間)の定義を示す図、第
2図は従来のpin構造ダイオードの不純物濃度分
布を示す図、第3図は本発明の一実施例における
不純物濃度分布を示す図、第4図は従来のpinダ
イオードと本発明のダイオードの逆回復時の電流
波形の比較を示す図、第5図a,bは第4図に示
した各ダイオードのキヤリヤ(電子)濃度分布の
時間変化を示す不純物濃度分布図、第6図は従来
のpinダイオードと本発明のダイオードの順方向
電圧−電流特性の比較を示す図、第7図は本発明
のダイオードの製造方法を示す工程図、第8図お
よび第9図は本発明のその他の実施例における不
純物濃度分布を示す図、第10図は本発明の一実
施例の断面構造を示す図である。 1……基板ウエハ、2……高抵抗エピタキシヤ
ル層、3……低抵抗エピタキシヤル層、4……高
抵抗エピタキシヤル層、6……pエミツタ層、7
……Al電極。
Claims (1)
- 【特許請求の範囲】 1 p形不純物濃度領域、これに隣接するn形不
純物濃度領域および前記両領域間に介在する低不
純物濃度領域よりなるダイオードにおいて、低不
純物濃度領域内に、これと同じ導電型で、かつ高
不純物濃度の領域が少なくとも一つ形成されたこ
とを特徴とするダイオード。 2 低不純物濃度領域内に形成された複数の高不
純物濃度領域における各不純物濃度が、これと反
対導電型の領域から離れた領域ほど、高濃度にな
るようにされたことを特徴とする特許請求の範囲
第1項記載のダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099196A JPS58216473A (ja) | 1982-06-11 | 1982-06-11 | ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099196A JPS58216473A (ja) | 1982-06-11 | 1982-06-11 | ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58216473A JPS58216473A (ja) | 1983-12-16 |
| JPH033954B2 true JPH033954B2 (ja) | 1991-01-21 |
Family
ID=14240889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57099196A Granted JPS58216473A (ja) | 1982-06-11 | 1982-06-11 | ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58216473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099643A (ja) * | 2009-11-02 | 2014-05-29 | Fuji Electric Co Ltd | 半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4655350B2 (ja) * | 2000-10-31 | 2011-03-23 | 富士電機システムズ株式会社 | 半導体装置 |
| JP4770729B2 (ja) * | 2001-02-23 | 2011-09-14 | 富士電機株式会社 | 半導体装置 |
| JP2007096348A (ja) * | 2001-02-23 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP5359567B2 (ja) * | 2002-02-20 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP4000927B2 (ja) * | 2002-07-03 | 2007-10-31 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP2006049473A (ja) * | 2004-08-03 | 2006-02-16 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
| EP2437287A4 (en) * | 2009-05-28 | 2014-03-19 | Toyota Motor Co Ltd | METHOD FOR PRODUCING A DIODE AND DIODE |
| US8896084B2 (en) | 2010-02-23 | 2014-11-25 | Yoshitaka Sugawara | Semiconductor device |
| EP4016647B1 (en) * | 2020-12-15 | 2024-02-07 | Hitachi Energy Ltd | Structure for a semiconductor device and method for producing a structure for a semiconductor device |
-
1982
- 1982-06-11 JP JP57099196A patent/JPS58216473A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099643A (ja) * | 2009-11-02 | 2014-05-29 | Fuji Electric Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58216473A (ja) | 1983-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1947700B1 (en) | Low voltage diode with reduced parasitic resistance and method for fabricating | |
| EP0847598B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION WITH A VOLTAGE ABSORBING EDGE | |
| US5365102A (en) | Schottky barrier rectifier with MOS trench | |
| JPH0370907B2 (ja) | ||
| EP0074642B1 (en) | Low-loss and high-speed diodes | |
| EP0077004B1 (en) | Semiconductor rectifier diode | |
| JPH033954B2 (ja) | ||
| JP2003152198A (ja) | 半導体装置およびその製造方法 | |
| US4115798A (en) | Semiconductor component having patterned recombination center means with different mean value of recombination centers on anode side from that on cathode side | |
| JPS5933272B2 (ja) | 半導体装置 | |
| JP3468571B2 (ja) | 半導体装置 | |
| JPH07273354A (ja) | ダイオ−ド | |
| JP2934606B2 (ja) | 半導体装置 | |
| US4477824A (en) | Light emitting device for optical switching | |
| JPS58148469A (ja) | シヨツトキダイオ−ド | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JP2003124478A (ja) | 半導体装置 | |
| US3286137A (en) | Semi-conductor rectifier arrangement having self-protection against overvoltage | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP7680409B2 (ja) | 半導体装置 | |
| JPH04262579A (ja) | ダイオード | |
| US4586070A (en) | Thyristor with abrupt anode emitter junction | |
| JP3169604B2 (ja) | 半導体装置 | |
| KR102783636B1 (ko) | SiC 쇼트키 다이오드 소자 및 그 제조 방법 | |
| JPH04291966A (ja) | ショットキーバリア半導体装置 |