JPH0339946Y2 - - Google Patents
Info
- Publication number
- JPH0339946Y2 JPH0339946Y2 JP1985030536U JP3053685U JPH0339946Y2 JP H0339946 Y2 JPH0339946 Y2 JP H0339946Y2 JP 1985030536 U JP1985030536 U JP 1985030536U JP 3053685 U JP3053685 U JP 3053685U JP H0339946 Y2 JPH0339946 Y2 JP H0339946Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- operational amplifier
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、ウインドコンパレータを用いて所望
の波形を得る波形処理回路に関する。
の波形を得る波形処理回路に関する。
第３図は従来の波形処理回路の回路構成図であ
る。この回路は、２個の電圧比較器１，２を用い
たウインドコンパレータとフリツプフロツプ３と
を主な構成素子とするもので、直列抵抗回路Ｒ
１，Ｒ２，Ｒ３により上限レベルＶ１および下限
レベルＶ２が作成されてそれぞれ電圧比較器１の
正側入力端子、電圧比較器２の負側入力端子に入
力されている。被波形処理信号Vinが入力してそ
の電圧レベルが第４図に示すように上限レベルＶ
１と下限レベルＶ２との範囲内にあれば各電圧比
較器１，２はハイレベル（以下、「Ｈ」レベルと
指称する）の信号を出力する。したがつて、イン
バータ４の出力はローレベル（以下、「Ｌ」レベ
ルと指称する）となり、フリツプフロツプ３の出
力はローレベルとなる。被波形処理信号Vinの電
圧レベルが上限レベルＶ１をオーバすると電圧比
較器１の出力は「Ｌ」レベルとなつてフリツプフ
ロツプ３のＳ入力端子に「Ｈ」レベルの信号が送
られる。これによりフリツプフロツプ３は「Ｈ」
レベルの信号を出力する。なお、このとき電圧比
較器２の出力は「Ｈ」レベルとなるが「Ｌ」レベ
ルの信号に優先されるタイプの電圧比較器なので
その影響は無い。一方、被波形処理信号Vinの電
圧レベルが下限レベルよりも下がると電圧比較器
２の出力が「Ｌ」レベルとなつてフリツプフロツ
プ３のＳ入力端子に「Ｈ」レベルの信号が送られ
る。これによりフリツプフロツプ３からは「Ｈ」
レベルの信号が出力される。なお、このような状
態では「Ｈ」レベルの信号が出力されたままとな
るので、フリツプフロツプ３のリセツト端子Ｒに
リセツト信号Ｖ５を入力して「Ｌ」レベルに戻し
ている。以上のような動作の結果、被波形処理信
号Vinを所定の波形信号に処理している。
る。この回路は、２個の電圧比較器１，２を用い
たウインドコンパレータとフリツプフロツプ３と
を主な構成素子とするもので、直列抵抗回路Ｒ
１，Ｒ２，Ｒ３により上限レベルＶ１および下限
レベルＶ２が作成されてそれぞれ電圧比較器１の
正側入力端子、電圧比較器２の負側入力端子に入
力されている。被波形処理信号Vinが入力してそ
の電圧レベルが第４図に示すように上限レベルＶ
１と下限レベルＶ２との範囲内にあれば各電圧比
較器１，２はハイレベル（以下、「Ｈ」レベルと
指称する）の信号を出力する。したがつて、イン
バータ４の出力はローレベル（以下、「Ｌ」レベ
ルと指称する）となり、フリツプフロツプ３の出
力はローレベルとなる。被波形処理信号Vinの電
圧レベルが上限レベルＶ１をオーバすると電圧比
較器１の出力は「Ｌ」レベルとなつてフリツプフ
ロツプ３のＳ入力端子に「Ｈ」レベルの信号が送
られる。これによりフリツプフロツプ３は「Ｈ」
レベルの信号を出力する。なお、このとき電圧比
較器２の出力は「Ｈ」レベルとなるが「Ｌ」レベ
ルの信号に優先されるタイプの電圧比較器なので
その影響は無い。一方、被波形処理信号Vinの電
圧レベルが下限レベルよりも下がると電圧比較器
２の出力が「Ｌ」レベルとなつてフリツプフロツ
プ３のＳ入力端子に「Ｈ」レベルの信号が送られ
る。これによりフリツプフロツプ３からは「Ｈ」
レベルの信号が出力される。なお、このような状
態では「Ｈ」レベルの信号が出力されたままとな
るので、フリツプフロツプ３のリセツト端子Ｒに
リセツト信号Ｖ５を入力して「Ｌ」レベルに戻し
ている。以上のような動作の結果、被波形処理信
号Vinを所定の波形信号に処理している。
しかしながら、上記構成の回路では電圧比較器
を２個設け、なおかつフリツプフロツプも設けな
ければならず、使用する部品点数が多くなり構成
が複雑になるという欠点がある。
を２個設け、なおかつフリツプフロツプも設けな
ければならず、使用する部品点数が多くなり構成
が複雑になるという欠点がある。
本考案は上記事情に基づいてなされたもので、
その目的とするところは、簡単な回路構成で正確
に波形処理ができる波形処理回路を提供すること
にある。
その目的とするところは、簡単な回路構成で正確
に波形処理ができる波形処理回路を提供すること
にある。
本考案は、上限レベルおよび下限レベルを作成
するレベル設定回路と、上限レベルが負側入力端
子に又下限レベルが正側入力端子にそれぞれ入力
される演算増幅器と、この演算増幅器の各入力端
子間に２つのダイオードをアノードを負側入力端
子側にして直列接続し、これらダイオードの接続
点に入力される被波形処理信号のレベルが上限レ
ベルおよび下限レベルの範囲外になつた場合、演
算増幅器よりハイレベル信号を出力するレベル判
定回路と、演算増幅器から出力されるハイレベル
信号を正側入力端子に正帰還して出力状態を保持
する出力保持回路と、演算増幅器の出力端に接続
されこの演算増幅器のハイレベル信号を抵抗及び
コンデンサにより決まる時定数に従つて充電する
充放電回路と、基準電圧を作成する基準電圧作成
回路と、充放電回路の充電電圧と基準電圧とを比
較して充電電圧が基準電圧以上となつたときに出
力保持回路による保持動作を解除して演算増幅器
から一定期間だけハイレベル信号を出力させる電
圧比較器とを備えて上記目的を達成しようとする
波形処理回路である。
するレベル設定回路と、上限レベルが負側入力端
子に又下限レベルが正側入力端子にそれぞれ入力
される演算増幅器と、この演算増幅器の各入力端
子間に２つのダイオードをアノードを負側入力端
子側にして直列接続し、これらダイオードの接続
点に入力される被波形処理信号のレベルが上限レ
ベルおよび下限レベルの範囲外になつた場合、演
算増幅器よりハイレベル信号を出力するレベル判
定回路と、演算増幅器から出力されるハイレベル
信号を正側入力端子に正帰還して出力状態を保持
する出力保持回路と、演算増幅器の出力端に接続
されこの演算増幅器のハイレベル信号を抵抗及び
コンデンサにより決まる時定数に従つて充電する
充放電回路と、基準電圧を作成する基準電圧作成
回路と、充放電回路の充電電圧と基準電圧とを比
較して充電電圧が基準電圧以上となつたときに出
力保持回路による保持動作を解除して演算増幅器
から一定期間だけハイレベル信号を出力させる電
圧比較器とを備えて上記目的を達成しようとする
波形処理回路である。
以下、本考案の一実施例について図面を参照し
て説明する。第１図は波形処理回路の回路構成図
である。１０はウインドコンパレータであつて、
これは被波形処理信号Vinの電圧レベルが予め設
定された上限レベルと下限レベルとの範囲外にな
つた場合に「Ｈ」レベルの信号を出力するもので
ある。具体的に構成を説明する。Ｒ１０，Ｒ１
１，Ｒ１２は上限レベルおよび下限レベルを作成
するレベル設定回路であつて、抵抗Ｒ１０と抵抗
Ｒ１１との接点が抵抗Ｒ１３を介して演算増幅器
OPの負側入力端子に接続され、抵抗Ｒ１１と抵
抗Ｒ１２との接点が抵抗Ｒ１４を介して演算増幅
器OPの正側入力端子に接続されている。なお、
上限レベルVpはVaとダイオードＤ１の電圧降下
Vfとの和であり、下限レベルVqはVbからダイオ
ードＤ２の電圧降下Vfを引いたものとなる。ま
た、前記演算増幅器OPは各入力端子の信号レベ
ルに応じて最終の波形処理信号を出力するもので
ある。
て説明する。第１図は波形処理回路の回路構成図
である。１０はウインドコンパレータであつて、
これは被波形処理信号Vinの電圧レベルが予め設
定された上限レベルと下限レベルとの範囲外にな
つた場合に「Ｈ」レベルの信号を出力するもので
ある。具体的に構成を説明する。Ｒ１０，Ｒ１
１，Ｒ１２は上限レベルおよび下限レベルを作成
するレベル設定回路であつて、抵抗Ｒ１０と抵抗
Ｒ１１との接点が抵抗Ｒ１３を介して演算増幅器
OPの負側入力端子に接続され、抵抗Ｒ１１と抵
抗Ｒ１２との接点が抵抗Ｒ１４を介して演算増幅
器OPの正側入力端子に接続されている。なお、
上限レベルVpはVaとダイオードＤ１の電圧降下
Vfとの和であり、下限レベルVqはVbからダイオ
ードＤ２の電圧降下Vfを引いたものとなる。ま
た、前記演算増幅器OPは各入力端子の信号レベ
ルに応じて最終の波形処理信号を出力するもので
ある。
前記各ダイオードＤ１，Ｄ２はレベル判定回路
を構成するものであつて、演算増幅器OPの各入
力端子間にアノードを負側入力端子側にして接続
している。なお、抵抗Ｒ１１はＲ１１≪Ｒ１３、
Ｒ１１≪Ｒ１４の条件を満たす値に設定して電圧
Va，Vbが被波形処理信号Vinの影響を受けない
ようにし、また抵抗Ｒ１５，Ｒ１６を接続して被
波形処理信号Vinを短絡しないようにしている。
これら抵抗Ｒ１５，Ｒ１６は、Ｒ１６≪Ｒ１３、
Ｒ１６≪Ｒ１４の条件を満たす値となつている。
を構成するものであつて、演算増幅器OPの各入
力端子間にアノードを負側入力端子側にして接続
している。なお、抵抗Ｒ１１はＲ１１≪Ｒ１３、
Ｒ１１≪Ｒ１４の条件を満たす値に設定して電圧
Va，Vbが被波形処理信号Vinの影響を受けない
ようにし、また抵抗Ｒ１５，Ｒ１６を接続して被
波形処理信号Vinを短絡しないようにしている。
これら抵抗Ｒ１５，Ｒ１６は、Ｒ１６≪Ｒ１３、
Ｒ１６≪Ｒ１４の条件を満たす値となつている。
２０は出力保持回路であつて、これは演算増幅
器OPの出力信号を正入力端子に正帰還して演算
増幅器の出力状態を保持するものであり、抵抗Ｒ
１７とダイオードＤ３との直列回路から構成され
ている。
器OPの出力信号を正入力端子に正帰還して演算
増幅器の出力状態を保持するものであり、抵抗Ｒ
１７とダイオードＤ３との直列回路から構成され
ている。
前記演算増幅器OPの出力端には抵抗Ｒ１８お
よびコンデンサＣからなる充放電回路３０が接続
され、この回路３０の出力端に電圧比較器OPaの
負側入力端子が接続されている。この電圧比較器
OPaの正側入力端子には抵抗Ｒ１９，Ｒ２０から
なる基準電圧作成回路３１が接続されて基準電圧
Vkが入力している。そして、電圧比較器OPaの
出力端は演算増幅器OPの正側入力端子に接続さ
れている。
よびコンデンサＣからなる充放電回路３０が接続
され、この回路３０の出力端に電圧比較器OPaの
負側入力端子が接続されている。この電圧比較器
OPaの正側入力端子には抵抗Ｒ１９，Ｒ２０から
なる基準電圧作成回路３１が接続されて基準電圧
Vkが入力している。そして、電圧比較器OPaの
出力端は演算増幅器OPの正側入力端子に接続さ
れている。
次に上記の如く構成された回路の動作について
説明する。第２図に示すように被波形処理信号
Vinが入力されてこの信号の電圧レベルが上限レ
ベルVa＋Vfと下限レベルVb−Vfとの範囲内に
あればVp＞Vqの関係にあるので、演算増幅器
OPの出力は「Ｌ」レベルとなる。ところが、被
波形処理信号Vinの電圧レベルが上昇してVin＞
（Va＋Vf）となると、ダイオードＤ１がOFF状
態となり負側入力端子に加わる電圧VpはVaとほ
ぼ等しく一定となる。したがつて、被波形処理信
号Vinの電圧はダイオードＤ２を通して正側入力
端子に加わり電圧Vq＞Vpとなる。この結果、演
算増幅器OPは「Ｈ」レベルの信号V0を出力す
る。なお、この「Ｈ」レベルの信号はほぼVccと
なつている。
説明する。第２図に示すように被波形処理信号
Vinが入力されてこの信号の電圧レベルが上限レ
ベルVa＋Vfと下限レベルVb−Vfとの範囲内に
あればVp＞Vqの関係にあるので、演算増幅器
OPの出力は「Ｌ」レベルとなる。ところが、被
波形処理信号Vinの電圧レベルが上昇してVin＞
（Va＋Vf）となると、ダイオードＤ１がOFF状
態となり負側入力端子に加わる電圧VpはVaとほ
ぼ等しく一定となる。したがつて、被波形処理信
号Vinの電圧はダイオードＤ２を通して正側入力
端子に加わり電圧Vq＞Vpとなる。この結果、演
算増幅器OPは「Ｈ」レベルの信号V0を出力す
る。なお、この「Ｈ」レベルの信号はほぼVccと
なつている。
この「Ｈ」レベルの信号は出力保持回路２０を
通して正入力端子に正帰還されるので、演算増幅
器OPの出力状態は「Ｈ」レベルとなり続ける。
通して正入力端子に正帰還されるので、演算増幅
器OPの出力状態は「Ｈ」レベルとなり続ける。
このハイレベルの信号は充電回路３０に送られ
て抵抗Ｒ１８とコンデンサＣとにより決まる時定
数に従つてコンデンサＣに充電される。そうして
充電電圧Vcが基準電圧Vkに達すると電圧比較器
OPaの出力Vsは「Ｌ」レベルに反転する。した
がつて、この時点で演算増幅器OPの正側入力端
子には出力保持回路２０により正帰還がかかつて
いるが、この正帰還は解除される。この結果、被
波形処理信号Vinが上限レベル（Va＋Vf）以上
となると、このときから一定期間、演算増幅器
OPは「Ｈ」レベルの信号V0を出力することにな
る。
て抵抗Ｒ１８とコンデンサＣとにより決まる時定
数に従つてコンデンサＣに充電される。そうして
充電電圧Vcが基準電圧Vkに達すると電圧比較器
OPaの出力Vsは「Ｌ」レベルに反転する。した
がつて、この時点で演算増幅器OPの正側入力端
子には出力保持回路２０により正帰還がかかつて
いるが、この正帰還は解除される。この結果、被
波形処理信号Vinが上限レベル（Va＋Vf）以上
となると、このときから一定期間、演算増幅器
OPは「Ｈ」レベルの信号V0を出力することにな
る。
一方、被波形処理信号Vinの電圧レベルが低く
なりVin＜（Vb−Vf）となるとダイオードＤ２が
OFF状態となつて正側入力端子に加わる電圧は
ほぼVbと等しくなる。したがつて、被波形処理
信号Vinの電圧はダイオードＤ１を通して負側入
力端子に加わり、この負側入力端子の電圧レベル
が正側入力端子の電圧レベルよりも低くなる。こ
のとき、すなわちVb−Vf以下に被波形処理信号
の電圧レベルがなつたとき演算増幅器OPの出力
は「Ｈ」レベルとなる。
なりVin＜（Vb−Vf）となるとダイオードＤ２が
OFF状態となつて正側入力端子に加わる電圧は
ほぼVbと等しくなる。したがつて、被波形処理
信号Vinの電圧はダイオードＤ１を通して負側入
力端子に加わり、この負側入力端子の電圧レベル
が正側入力端子の電圧レベルよりも低くなる。こ
のとき、すなわちVb−Vf以下に被波形処理信号
の電圧レベルがなつたとき演算増幅器OPの出力
は「Ｈ」レベルとなる。
このように演算増幅器OPの出力V0が「Ｈ」レ
ベルとなると、上記作用と同様に充放電回路３０
のコンデンサＣが充電され、この充電電圧Vcが
基準電圧Vk以上となると、電圧比較器OPaの出
力Vsは「Ｌ」レベルとなる。かくして、出力保
持回路２０による保持が解除される。この結果、
被波形処理信号Vinが下限レベル（Vb−Vf）以
下となつたときから一定期間、演算増幅器OPは
「Ｈ」レベルの信号V0を出力することになる。
ベルとなると、上記作用と同様に充放電回路３０
のコンデンサＣが充電され、この充電電圧Vcが
基準電圧Vk以上となると、電圧比較器OPaの出
力Vsは「Ｌ」レベルとなる。かくして、出力保
持回路２０による保持が解除される。この結果、
被波形処理信号Vinが下限レベル（Vb−Vf）以
下となつたときから一定期間、演算増幅器OPは
「Ｈ」レベルの信号V0を出力することになる。
以上の動作からウインドコンパレータ１０の動
作条件は、 Va＜Vq＝（Vin−Vf） またはVb＞（Vin＋Vf） 従つて、Vin＞Va＋Vf またはVin＞Vb−Vfとなる。
作条件は、 Va＜Vq＝（Vin−Vf） またはVb＞（Vin＋Vf） 従つて、Vin＞Va＋Vf またはVin＞Vb−Vfとなる。
このように上記一実施例においては、演算増幅
器OPの負側入力端子に上限レベルVa＋Vfを入
力し、正側入力端子に下限レベルVb−Vfを入力
し、被波形処理信号Vinのレベルが前記上限レベ
ルおよび前記下限レベルの範囲外になつた場合に
演算増幅器OPの正側入力端子に加わるレベルを
負側入力端子に加わるレベルよりも高くして
「Ｈ」レベルの信号を出力し、かつこの「Ｈ」レ
ベルの信号を出力保持回路２０により保持すると
ともに充放電回路３０で基準電圧Vkまで充電し
て「Ｈ」レベル信号の保持を解除するようにした
ので、使用部品は演算増幅器OPおよびダイオー
ドＤ１，Ｄ２とその他部品ですみ回路構成が非常
に簡単になり、正確に波形処理ができる。又、出
力の保持も抵抗Ｒ１７およびダイオードＤ３から
構成される出力保持回路２０により出来フリツプ
フロツプのような素子を使用しなくとも済む。さ
らに、被波形処理信号Vinの電圧レベルが上限レ
ベルおよび下限レベルの電圧範囲を外れた場合、
演算増幅器OPからは一定期間だけ「Ｈ」レベル
の信号を出力できる。すなわち、演算増幅器OP
から出力される「Ｈ」レベル信号V0の保持状態
を一定期間後に自動的に解除できる。
器OPの負側入力端子に上限レベルVa＋Vfを入
力し、正側入力端子に下限レベルVb−Vfを入力
し、被波形処理信号Vinのレベルが前記上限レベ
ルおよび前記下限レベルの範囲外になつた場合に
演算増幅器OPの正側入力端子に加わるレベルを
負側入力端子に加わるレベルよりも高くして
「Ｈ」レベルの信号を出力し、かつこの「Ｈ」レ
ベルの信号を出力保持回路２０により保持すると
ともに充放電回路３０で基準電圧Vkまで充電し
て「Ｈ」レベル信号の保持を解除するようにした
ので、使用部品は演算増幅器OPおよびダイオー
ドＤ１，Ｄ２とその他部品ですみ回路構成が非常
に簡単になり、正確に波形処理ができる。又、出
力の保持も抵抗Ｒ１７およびダイオードＤ３から
構成される出力保持回路２０により出来フリツプ
フロツプのような素子を使用しなくとも済む。さ
らに、被波形処理信号Vinの電圧レベルが上限レ
ベルおよび下限レベルの電圧範囲を外れた場合、
演算増幅器OPからは一定期間だけ「Ｈ」レベル
の信号を出力できる。すなわち、演算増幅器OP
から出力される「Ｈ」レベル信号V0の保持状態
を一定期間後に自動的に解除できる。
以上詳記したように本考案によれば、簡単な回
路構成で正確に波形処理ができ、かつ被波形処理
信号が上限及び下限レベルの範囲外になつたとき
のハイレベル信号を自動的に解除して一定期間出
力できる波形処理回路を提供できる。
路構成で正確に波形処理ができ、かつ被波形処理
信号が上限及び下限レベルの範囲外になつたとき
のハイレベル信号を自動的に解除して一定期間出
力できる波形処理回路を提供できる。
第１図は本考案に係わる波形処理回路の一実施
例を示す回路構成図、第２図は第１図に示す回路
の動作タイミング図、第３図は従来の波形処理回
路の回路構成図、第４図は第３図に示す回路の動
作タイミング図である。 １０……ウインドコンパレータ、Ｒ１０，Ｒ１
１，Ｒ１２……抵抗、Ｄ１，Ｄ２……ダイオー
ド、OP……演算増幅器、２０……出力保持回路、
３０……充放電回路、３１……基準電圧作成回
路、OPa……電圧比較器。
例を示す回路構成図、第２図は第１図に示す回路
の動作タイミング図、第３図は従来の波形処理回
路の回路構成図、第４図は第３図に示す回路の動
作タイミング図である。 １０……ウインドコンパレータ、Ｒ１０，Ｒ１
１，Ｒ１２……抵抗、Ｄ１，Ｄ２……ダイオー
ド、OP……演算増幅器、２０……出力保持回路、
３０……充放電回路、３１……基準電圧作成回
路、OPa……電圧比較器。
Claims (1)
- 上限レベルおよび下限レベルを作成するレベル
設定回路と、前記上限レベルが負側入力端子に又
前記下限レベルが正側入力端子にそれぞれ入力さ
れる演算増幅器と、この演算増幅器の各入力端子
間に２つのダイオードをアノードを負側入力端子
側にして直列接続し、これらダイオードの接続点
に入力される被波形処理信号のレベルが前記上限
レベルおよび下限レベルの範囲外になつた場合、
前記演算増幅器よりハイレベル信号を出力するレ
ベル判定回路と、前記演算増幅器から出力される
ハイレベル信号を前記正側入力端子に正帰還して
出力状態を保持する出力保持回路と、前記演算増
幅器の出力端に接続されこの演算増幅器のハイレ
ベル信号を抵抗及びコンデンサにより決まる時定
数に従つて充電する充放電回路と、基準電圧を作
成する基準電圧作成回路と、前記充放電回路の充
電電圧と前記基準電圧とを比較して前記充電電圧
が前記基準電圧以上となつたときに前記出力保持
回路による保持動作を解除して前記演算増幅器か
一定期間だけハイレベル信号を出力させる電圧比
較器とを具備したことを特徴とする波形処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985030536U JPH0339946Y2 (ja) | 1985-03-04 | 1985-03-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985030536U JPH0339946Y2 (ja) | 1985-03-04 | 1985-03-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61146031U JPS61146031U (ja) | 1986-09-09 |
| JPH0339946Y2 true JPH0339946Y2 (ja) | 1991-08-22 |
Family
ID=30530318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985030536U Expired JPH0339946Y2 (ja) | 1985-03-04 | 1985-03-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0339946Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185347A (ja) * | 1975-01-23 | 1976-07-26 | Shinko Electric Co Ltd | Uindookonpareetaa |
| JPS51154578U (ja) * | 1975-06-04 | 1976-12-09 | ||
| JPS56152428U (ja) * | 1980-03-19 | 1981-11-14 | ||
| JPH026678Y2 (ja) * | 1981-03-10 | 1990-02-19 |
-
1985
- 1985-03-04 JP JP1985030536U patent/JPH0339946Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61146031U (ja) | 1986-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1564671A (en) | Comparator | |
| JPH0339946Y2 (ja) | ||
| JPH0233408Y2 (ja) | ||
| US4264879A (en) | Interval timer circuit relaxation oscillator | |
| US4291297A (en) | Single ramp comparison analog to digital converter | |
| JPH0583007B2 (ja) | ||
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| SU1411932A1 (ru) | Генератор симметричных пр моугольных импульсов | |
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| JP2593780Y2 (ja) | パルス発生回路 | |
| JPH028146B2 (ja) | ||
| SU1620995A1 (ru) | Устройство дл контрол генератора напр жени | |
| JPH0339738Y2 (ja) | ||
| SU1196906A1 (ru) | Интегратор | |
| JPH0831783B2 (ja) | 波形整形回路 | |
| JPH02214324A (ja) | パルス発生回路 | |
| JPH038044Y2 (ja) | ||
| JPH021458B2 (ja) | ||
| SU615601A1 (ru) | Пороговое устройство | |
| JPH0119567Y2 (ja) | ||
| JPH03125952A (ja) | 湿度センサ | |
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPH01270742A (ja) | 蓄電池の充電回路 | |
| JPH07249971A (ja) | Ｅｃｌレベルパワーオンリセット信号生成回路 | |
| JPH0335853B2 (ja) |