JPH0339738Y2 - - Google Patents
Info
- Publication number
- JPH0339738Y2 JPH0339738Y2 JP12339385U JP12339385U JPH0339738Y2 JP H0339738 Y2 JPH0339738 Y2 JP H0339738Y2 JP 12339385 U JP12339385 U JP 12339385U JP 12339385 U JP12339385 U JP 12339385U JP H0339738 Y2 JPH0339738 Y2 JP H0339738Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- duty ratio
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 14
- 230000010354 integration Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
本考案は一定周期で入力するパルスの幅が変化
して所定幅より大きくなると判別信号を送出する
デユーテイ比判別回路に関する。
して所定幅より大きくなると判別信号を送出する
デユーテイ比判別回路に関する。
波高値が常に等しい矩形波で一定周期のパルス
はその幅が大きくなればその積分値は大きくなる
から、この積分値を比較すればデユーテイ比を判
別することができ、このデユーテイ比が所定値を
超えたときに判別信号を送出するようにすれば目
的が達せられる。このような従来のデユーテイ比
判別回路の一例を第３図に示す。第３図におい
て、デユーテイ比判別回路は、積分回路１と比較
回路２を備え、パルス入力回路３から入力したパ
ルス信号は積分回路１で積分され、比較回路２で
比較されて、その結果に従つて出力端４から判別
信号V0が送出される。パルス入力回路３はパル
ス発生器５の出力がホトカプラ６の発光ダイオー
ド６ａに接続されている。ホトカプラ６のホトト
ランジスタ６ｂは電流制限抵抗７を介して電圧Ｅ
の直流電源８に接続されている。積分回路１は抵
抗９とコンデンサ１０の直列回路でホトトランジ
スタ６ｂの両端に接続されている。比較回路２は
コンパレータ１１を主とし、このマイナス入力端
には電源８の電圧Ｅを２個の分圧抵抗１２，１３
で分圧した所定電圧Vaが印加され、プラス入力
端には積分回路１の抵抗９とコンデンサ１０の接
続点が入力抵抗１４を介して接続されている。１
５はコンパレータ１１の出力端とプラス入力端の
間に接続された帰還抵抗であり、コンパレータ１
１の出力端がこの判定回路の出力端４である。
はその幅が大きくなればその積分値は大きくなる
から、この積分値を比較すればデユーテイ比を判
別することができ、このデユーテイ比が所定値を
超えたときに判別信号を送出するようにすれば目
的が達せられる。このような従来のデユーテイ比
判別回路の一例を第３図に示す。第３図におい
て、デユーテイ比判別回路は、積分回路１と比較
回路２を備え、パルス入力回路３から入力したパ
ルス信号は積分回路１で積分され、比較回路２で
比較されて、その結果に従つて出力端４から判別
信号V0が送出される。パルス入力回路３はパル
ス発生器５の出力がホトカプラ６の発光ダイオー
ド６ａに接続されている。ホトカプラ６のホトト
ランジスタ６ｂは電流制限抵抗７を介して電圧Ｅ
の直流電源８に接続されている。積分回路１は抵
抗９とコンデンサ１０の直列回路でホトトランジ
スタ６ｂの両端に接続されている。比較回路２は
コンパレータ１１を主とし、このマイナス入力端
には電源８の電圧Ｅを２個の分圧抵抗１２，１３
で分圧した所定電圧Vaが印加され、プラス入力
端には積分回路１の抵抗９とコンデンサ１０の接
続点が入力抵抗１４を介して接続されている。１
５はコンパレータ１１の出力端とプラス入力端の
間に接続された帰還抵抗であり、コンパレータ１
１の出力端がこの判定回路の出力端４である。
入力するパルス信号Esのパルス幅のハイレベ
ルの時間が１サイクルの時間の50％（デユーテイ
比が0.5）の場合、ホトトランジスタ６ｂのコレ
クタに現われる電圧Viの波形は第４図Ａに示すよ
うに電源電圧Ｅを最大値とするデユーテイ比0.5
の矩形波であり、この矩形波でコンデンサ１０に
充電される（積分される）平均電圧Vcは破線で
示す高さである。そしてこの電圧Vcは、コンパ
レータ１１のマイナス入力端に印加された一点鎖
線で示す所定電圧Vaより低いからコンパレータ
１１の出力端の信号電圧は０である。ここで、パ
ルス信号Esのパルス幅のハイレベルの時間が１サ
イクルの時間の20％（デユーテイ比が0.2）の場
合、ホトトランジスタ６ｂのコレクタに現れる電
圧Viの波形は第４図Ｂに示すようにそのパルス幅
が１サイクルの時間の80％（デユーテイ比0.8）
の矩形波であり、この矩形波でコンデンサ１０に
充電される平均電圧Vcは破線で示すように所定
電圧Vaを超える。したがつて、コンパレータ１
１の出力端には判別信号V0が送出される。すな
わちパルス信号Esのデユーテイ比が所定値を下回
ると判定回路の出力端４には判別信号V0が送出
される。
ルの時間が１サイクルの時間の50％（デユーテイ
比が0.5）の場合、ホトトランジスタ６ｂのコレ
クタに現われる電圧Viの波形は第４図Ａに示すよ
うに電源電圧Ｅを最大値とするデユーテイ比0.5
の矩形波であり、この矩形波でコンデンサ１０に
充電される（積分される）平均電圧Vcは破線で
示す高さである。そしてこの電圧Vcは、コンパ
レータ１１のマイナス入力端に印加された一点鎖
線で示す所定電圧Vaより低いからコンパレータ
１１の出力端の信号電圧は０である。ここで、パ
ルス信号Esのパルス幅のハイレベルの時間が１サ
イクルの時間の20％（デユーテイ比が0.2）の場
合、ホトトランジスタ６ｂのコレクタに現れる電
圧Viの波形は第４図Ｂに示すようにそのパルス幅
が１サイクルの時間の80％（デユーテイ比0.8）
の矩形波であり、この矩形波でコンデンサ１０に
充電される平均電圧Vcは破線で示すように所定
電圧Vaを超える。したがつて、コンパレータ１
１の出力端には判別信号V0が送出される。すな
わちパルス信号Esのデユーテイ比が所定値を下回
ると判定回路の出力端４には判別信号V0が送出
される。
ところで上述の設定でデユーテイ比の0.5の信
号Esがホトカプラ６に入力しているとき当然出力
端４には判別信号は送出されない。しかし、も
し、第４図Ｃに示すように時刻t1にパルス信号Es
の発生が停止するとホトトランジスタ６ｂは不導
通になる。したがつてコンデンサ１０は電源電圧
Ｅで充電されそれぞれの電圧はVi＝Vc＝Ｅとな
るからこの電圧Vcはコンパレータ１１の所定電
圧Eaを超えることになり、コンパレータ１１の
出力端、すなわち判別回路の出力端４には判別信
号V0が送出される。これは明らかにこのデユー
テイ比判別回路の誤動作である。すなわち、この
デユーテイ比判別回路はパルス発生器の発生する
信号が何かの原因で停止したり、入力回路が断線
したりすると比較回路はデユーテイ比が所定値を
超えたことを示す判別信号を出すという欠点があ
り、例えばフリツプフロツプなどの記憶回路を動
作させる場合、パルス発生器が停止するたびに記
憶回路をリセツトしなければならないというよう
な欠点がある。
号Esがホトカプラ６に入力しているとき当然出力
端４には判別信号は送出されない。しかし、も
し、第４図Ｃに示すように時刻t1にパルス信号Es
の発生が停止するとホトトランジスタ６ｂは不導
通になる。したがつてコンデンサ１０は電源電圧
Ｅで充電されそれぞれの電圧はVi＝Vc＝Ｅとな
るからこの電圧Vcはコンパレータ１１の所定電
圧Eaを超えることになり、コンパレータ１１の
出力端、すなわち判別回路の出力端４には判別信
号V0が送出される。これは明らかにこのデユー
テイ比判別回路の誤動作である。すなわち、この
デユーテイ比判別回路はパルス発生器の発生する
信号が何かの原因で停止したり、入力回路が断線
したりすると比較回路はデユーテイ比が所定値を
超えたことを示す判別信号を出すという欠点があ
り、例えばフリツプフロツプなどの記憶回路を動
作させる場合、パルス発生器が停止するたびに記
憶回路をリセツトしなければならないというよう
な欠点がある。
本考案は上述の欠点を除去し、パルス信号が入
力しないときも誤動作しないデユーテイ比判別回
路を提供することを目的とする。
力しないときも誤動作しないデユーテイ比判別回
路を提供することを目的とする。
本考案は、抵抗とコンデンサからなる積分回路
と比較回路を設け、周期的に入力するパルス信号
を前記積分回路で積分し、この積分値を前記比較
回路で比較し、この積分値が基準値を超えると判
別信号を送出するデユーテイ比判別回路におい
て、前記パルス信号の有無を検出する信号検出回
路を設け、この信号検出回路の出力を積分回路の
抵抗とコンデンサとの間に接続し、前記信号検出
回路が前記パルス信号無しを検出したとき、この
信号検出回路は前記積分回路のコンデンサを短絡
することを特徴とする。
と比較回路を設け、周期的に入力するパルス信号
を前記積分回路で積分し、この積分値を前記比較
回路で比較し、この積分値が基準値を超えると判
別信号を送出するデユーテイ比判別回路におい
て、前記パルス信号の有無を検出する信号検出回
路を設け、この信号検出回路の出力を積分回路の
抵抗とコンデンサとの間に接続し、前記信号検出
回路が前記パルス信号無しを検出したとき、この
信号検出回路は前記積分回路のコンデンサを短絡
することを特徴とする。
本考案の実施例を第１図に基づいて詳細に説明
する。なお、ここで第３図に示すものと同一の機
能を有する部品、回路については同一の符号を付
してその説明の重複をさけた。第１図において、
積分回路１，比較回路２，パルス入力回路３は従
来のものと全く同じであるからこの説明は省略す
る。この回路が従来のものと異なる点はパルス入
力回路３と積分回路１との間に信号検出回路１６
が設けられていることである。この信号検出回路
１６は抵抗１７とコンデンサ１８の直列回路が電
源８に接続され、この抵抗１７とコンデンサ１８
の接続点と、パルス入力回路の出力端、言い換え
ればホトトランジスタ６ｂのコレクタとの間にダ
イオード１９と抵抗２０の直列回路が接続されて
いる。また、コンデンサ１８と並列に２個の抵抗
２１，２２とツエナダイオード２３の直列回路が
接続されている。トランジスタ２４のコレクタは
コンデンサ１０と抵抗９の接続点に接続され、エ
ミツタは抵抗２２とツエナダイオード２３の接続
点に接続されている。またベースは２個の抵抗２
１，２２の接続点に接続されている。コンデンサ
１８は常時抵抗１７を介して電源電圧Ｅで充電さ
れているが、パルス信号Esの入力によりホトトラ
ンジスタ６ｂがオンするとダイオード１９，抵抗
２０を介してホトトランジスタ６ｂに電流が流れ
るから、この電圧は低下する。ホトカプラ６にパ
ルス信号が入力し、ホトトランジスタ６ｂがオ
ン・オフしているときコンデンサ１８の充電電圧
Vbはツエナダイオード２３のツエナ電圧を超え
ないように２個の抵抗１７，２０とコンデンサ１
８の定数が設定されている。またツエナダイオー
ド２３のツエナ電圧Vzはコンパレータ１１の所
定電圧Vaより低く設定されている。
する。なお、ここで第３図に示すものと同一の機
能を有する部品、回路については同一の符号を付
してその説明の重複をさけた。第１図において、
積分回路１，比較回路２，パルス入力回路３は従
来のものと全く同じであるからこの説明は省略す
る。この回路が従来のものと異なる点はパルス入
力回路３と積分回路１との間に信号検出回路１６
が設けられていることである。この信号検出回路
１６は抵抗１７とコンデンサ１８の直列回路が電
源８に接続され、この抵抗１７とコンデンサ１８
の接続点と、パルス入力回路の出力端、言い換え
ればホトトランジスタ６ｂのコレクタとの間にダ
イオード１９と抵抗２０の直列回路が接続されて
いる。また、コンデンサ１８と並列に２個の抵抗
２１，２２とツエナダイオード２３の直列回路が
接続されている。トランジスタ２４のコレクタは
コンデンサ１０と抵抗９の接続点に接続され、エ
ミツタは抵抗２２とツエナダイオード２３の接続
点に接続されている。またベースは２個の抵抗２
１，２２の接続点に接続されている。コンデンサ
１８は常時抵抗１７を介して電源電圧Ｅで充電さ
れているが、パルス信号Esの入力によりホトトラ
ンジスタ６ｂがオンするとダイオード１９，抵抗
２０を介してホトトランジスタ６ｂに電流が流れ
るから、この電圧は低下する。ホトカプラ６にパ
ルス信号が入力し、ホトトランジスタ６ｂがオ
ン・オフしているときコンデンサ１８の充電電圧
Vbはツエナダイオード２３のツエナ電圧を超え
ないように２個の抵抗１７，２０とコンデンサ１
８の定数が設定されている。またツエナダイオー
ド２３のツエナ電圧Vzはコンパレータ１１の所
定電圧Vaより低く設定されている。
デユーテイ比0.5のパルス信号Esがホトカプラ
６に入力すると、ホトトランジスタ６ｂのコレク
タに現われる電圧Viの波形は第２図Ａに示すよう
に電源電圧Ｅを最大値とするデユーテイ比0.5の
矩形波である。このときコンデンサ１８の充電電
圧Vbはツエナダイオード２３のツエナ電圧Vzを
超えないから、ツエナダイオード２３は導通せ
ず、トランジスタ２４はオフの状態にある。した
がつてコンデンサ１０はホトカプラ６の出力電圧
Viで充電され（積分され）、その平均電圧Vcは破
線で示す高さである。そしてこの電圧Vcはコン
パレータ１１のマイナス入力端に印加された一点
鎖線で示す所定電圧Vaより低いからコンパレー
タ１１の出力端には判別信号は送出されない。次
にパルス信号Esのデユーテイ比が0.2の場合ホト
トランジスタ６ｂのコレクタに現われる電圧Viの
波形は第２図Ｂに示すようにデユーテイ比0.8の
矩形波である。このときもコンデンサ１８の充電
電圧Vbはツエナダイオード２３のツエナ電圧Vz
を超えないからツエナダイオード２３は導通せ
ず、トランジスタ２４はオフの状態にある。した
がつてコンデンサ１０はホトカプラ６の出力電圧
Viで充電され（積分され）その平均電圧Vcは所
定電圧Vaを超えるから、コンパレータ１１の出
力端には判別信号V0が送出される。次に第２図
Ｃに示すようにデユーテイ比0.5のパルス信号Es
が入力しているとき時刻t1にパルス信号Esが停止
すると、コンデンサ１８の充電電圧Vbは上昇を
始め時刻t2にツエナダイオード２３のツエナ電圧
Vzを超える。するとツエナダイオード２３は導
通し、トランジスタ２４が導通してコンデンサ１
０の充電電圧Vcはツエナダイオード２３のツエ
ナ電圧Vzで抑制され、同様にパルス信号Esのデ
ユーテイ比0.2の場合も、パルス信号Esが停止す
ると充電電圧Vcはツエナー電圧Vzで抑制され
る。したがつて、この充電電圧Vcは所定電圧Va
を超えることがなく、コンパレータ１１の出力
端、すなわち判別回路の出力端には判別信別V0
は送出されない。このようにしてこのデユーテイ
比判別回路は入力信号が停止すれば判別信号は送
出しない。
６に入力すると、ホトトランジスタ６ｂのコレク
タに現われる電圧Viの波形は第２図Ａに示すよう
に電源電圧Ｅを最大値とするデユーテイ比0.5の
矩形波である。このときコンデンサ１８の充電電
圧Vbはツエナダイオード２３のツエナ電圧Vzを
超えないから、ツエナダイオード２３は導通せ
ず、トランジスタ２４はオフの状態にある。した
がつてコンデンサ１０はホトカプラ６の出力電圧
Viで充電され（積分され）、その平均電圧Vcは破
線で示す高さである。そしてこの電圧Vcはコン
パレータ１１のマイナス入力端に印加された一点
鎖線で示す所定電圧Vaより低いからコンパレー
タ１１の出力端には判別信号は送出されない。次
にパルス信号Esのデユーテイ比が0.2の場合ホト
トランジスタ６ｂのコレクタに現われる電圧Viの
波形は第２図Ｂに示すようにデユーテイ比0.8の
矩形波である。このときもコンデンサ１８の充電
電圧Vbはツエナダイオード２３のツエナ電圧Vz
を超えないからツエナダイオード２３は導通せ
ず、トランジスタ２４はオフの状態にある。した
がつてコンデンサ１０はホトカプラ６の出力電圧
Viで充電され（積分され）その平均電圧Vcは所
定電圧Vaを超えるから、コンパレータ１１の出
力端には判別信号V0が送出される。次に第２図
Ｃに示すようにデユーテイ比0.5のパルス信号Es
が入力しているとき時刻t1にパルス信号Esが停止
すると、コンデンサ１８の充電電圧Vbは上昇を
始め時刻t2にツエナダイオード２３のツエナ電圧
Vzを超える。するとツエナダイオード２３は導
通し、トランジスタ２４が導通してコンデンサ１
０の充電電圧Vcはツエナダイオード２３のツエ
ナ電圧Vzで抑制され、同様にパルス信号Esのデ
ユーテイ比0.2の場合も、パルス信号Esが停止す
ると充電電圧Vcはツエナー電圧Vzで抑制され
る。したがつて、この充電電圧Vcは所定電圧Va
を超えることがなく、コンパレータ１１の出力
端、すなわち判別回路の出力端には判別信別V0
は送出されない。このようにしてこのデユーテイ
比判別回路は入力信号が停止すれば判別信号は送
出しない。
以上述べたように本考案によるデユーテイ比判
別回路は、信号検出回路を設け、この信号検出回
路が入力するパルス信号を確認しているとき、信
号検出回路は通常通り積分回路が積分して比較回
路でデユーテイ比判別をしているが、パルス信号
が停止すると、信号検出回路は積分回路を抑制し
てその積分値が基準値を超えないようにするから
誤動作を起こすことがない。
別回路は、信号検出回路を設け、この信号検出回
路が入力するパルス信号を確認しているとき、信
号検出回路は通常通り積分回路が積分して比較回
路でデユーテイ比判別をしているが、パルス信号
が停止すると、信号検出回路は積分回路を抑制し
てその積分値が基準値を超えないようにするから
誤動作を起こすことがない。
第１図は本考案によるデユーテイ比判別回路の
一実施例を示す結線図、第２図は第１図の動作を
示すタイムチヤート、第３図は従来のデユーテイ
比判別回路の一例を示す結線図、第４図は第３図
の動作を示すタイムチヤートである。 １……積分回路、２……比較回路、３……信号
検出回路。
一実施例を示す結線図、第２図は第１図の動作を
示すタイムチヤート、第３図は従来のデユーテイ
比判別回路の一例を示す結線図、第４図は第３図
の動作を示すタイムチヤートである。 １……積分回路、２……比較回路、３……信号
検出回路。
Claims (1)
- 抵抗とコンデンサからなる積分回路と比較回路
を設け、周期的に入力するパルス信号を前記積分
回路で積分し、この積分値を前記比較回路で比較
し、この積分値が基準値を超えると判別信号を送
出するデユーテイ比判別回路において、前記パル
ス信号の有無を検出する信号検出回路を設け、こ
の信号検出回路の出力を積分回路の抵抗とコンデ
ンサとの間に接続し、前記信号検出回路が前記パ
ルス信号無しを検出したとき、この信号検出回路
は前記積分回路のコンデンサを短絡することを特
徴とするデユーテイ比判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339385U JPH0339738Y2 (ja) | 1985-08-10 | 1985-08-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339385U JPH0339738Y2 (ja) | 1985-08-10 | 1985-08-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232379U JPS6232379U (ja) | 1987-02-26 |
| JPH0339738Y2 true JPH0339738Y2 (ja) | 1991-08-21 |
Family
ID=31014455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12339385U Expired JPH0339738Y2 (ja) | 1985-08-10 | 1985-08-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0339738Y2 (ja) |
-
1985
- 1985-08-10 JP JP12339385U patent/JPH0339738Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232379U (ja) | 1987-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06225517A (ja) | Ａｃ−ｄｃコンバータ | |
| EP0421204A2 (en) | An overcurrent protection apparatus | |
| CN112531639A (zh) | 过流保护触发电路及装置 | |
| JPH0339738Y2 (ja) | ||
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| JP2000032743A (ja) | 電源装置 | |
| JPH0373233B2 (ja) | ||
| CN222337258U (zh) | 一种门限电压检测电路、芯片及设备 | |
| KR940005920Y1 (ko) | 공기정화기의 고압발생 안정화회로 | |
| JP2546019B2 (ja) | 停電検出回路 | |
| JPH0313794Y2 (ja) | ||
| JPH0435714Y2 (ja) | ||
| JP2502854Y2 (ja) | 電源装置の過電流表示回路 | |
| KR890001017Y1 (ko) | 리셋트 회로 | |
| KR0166895B1 (ko) | 전원전압 감지장치 | |
| JPH0827664B2 (ja) | 給電検出回路 | |
| JP4432218B2 (ja) | 電流検出回路 | |
| JP2542954B2 (ja) | アクティブフィルタ装置 | |
| JPS60205373A (ja) | 減電圧検出装置 | |
| JPS625726Y2 (ja) | ||
| JPS63262030A (ja) | 電源供給状態検出装置 | |
| JP2930794B2 (ja) | 伝送線給電方式の伝送端末器 | |
| KR860002473Y1 (ko) | 초기설정용 리세트 신호발생회로 | |
| CN118868564A (zh) | 开关电源及其控制电路 | |
| KR0140020Y1 (ko) | 출력 전류 제한 회로 |