JPH0340163A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH0340163A JPH0340163A JP17619489A JP17619489A JPH0340163A JP H0340163 A JPH0340163 A JP H0340163A JP 17619489 A JP17619489 A JP 17619489A JP 17619489 A JP17619489 A JP 17619489A JP H0340163 A JPH0340163 A JP H0340163A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- internal bus
- agents
- processor
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１−
（産業上の利用分野）
本発明は上位エージェントから複数の下位エージェント
にＤＭＡ転送する内部バス制御を考慮したデータ転送制
御装置に関する。
にＤＭＡ転送する内部バス制御を考慮したデータ転送制
御装置に関する。
（従来の技術）
従来、この種のデータ転送制御装置にかける内部バス制
御は複数のエージェント（装置を構成する機能ブロック
）からのバス要求信号ヲ調停し、優先度の最も高いエー
ジェント１つに対し、バス使用許可信号を返送していた
。
御は複数のエージェント（装置を構成する機能ブロック
）からのバス要求信号ヲ調停し、優先度の最も高いエー
ジェント１つに対し、バス使用許可信号を返送していた
。
（発明が解決しようとする課題）
従来のデータ転送制御装置に釦ける内部バス制御はこの
ように複数のエージェントからのバス要求信号を調停し
、優先度が最も高いエージェント１つに対し、バス使用
許可紮返送するように構成されているので、上位エージ
ェントカら複数の下位エージェントに対し同一データ金
転送する必要がある場合、各々の下位エージェントに対
し、ＤＭＡ転送を繰り返して行なう必要があった。その
ため転送にかなり時間がかかるという欠点があった。
ように複数のエージェントからのバス要求信号を調停し
、優先度が最も高いエージェント１つに対し、バス使用
許可紮返送するように構成されているので、上位エージ
ェントカら複数の下位エージェントに対し同一データ金
転送する必要がある場合、各々の下位エージェントに対
し、ＤＭＡ転送を繰り返して行なう必要があった。その
ため転送にかなり時間がかかるという欠点があった。
本発明の目的は上記欠点金解決するもので、同一データ
を１回のＤＭＡ転送で、複数の下位エージェントに転送
することができるデータ転送制御装置を提供することに
ある。
を１回のＤＭＡ転送で、複数の下位エージェントに転送
することができるデータ転送制御装置を提供することに
ある。
（課題を解決するための手段）
前記目的を達成するために本発明によるデータ転送制御
装置はプロセッサ、上位エージェント、複数の下位エー
ジェント釦よび内部バス制御手段とが内部バスで接続さ
れ、前記下位エージェントがバス要求信号を出力したと
き、これに対応してバス使用許可信号をセットすること
によ！ｌｌＤＭＡ転送を開始するデータ転送制御装置に
釦いて、前記内部バス制御手段は前記プロセッサよりア
クセス可能な内部バス調停モードレジスタを有し、前記
モードレジスタによって指示される複数の下位エージェ
ントから出力されるバス要求信号がすべてセットさｎた
とき、前記下位エージエン）ｆべてに対し、バス使用許
叶信号をセットするように構成されている。
装置はプロセッサ、上位エージェント、複数の下位エー
ジェント釦よび内部バス制御手段とが内部バスで接続さ
れ、前記下位エージェントがバス要求信号を出力したと
き、これに対応してバス使用許可信号をセットすること
によ！ｌｌＤＭＡ転送を開始するデータ転送制御装置に
釦いて、前記内部バス制御手段は前記プロセッサよりア
クセス可能な内部バス調停モードレジスタを有し、前記
モードレジスタによって指示される複数の下位エージェ
ントから出力されるバス要求信号がすべてセットさｎた
とき、前記下位エージエン）ｆべてに対し、バス使用許
叶信号をセットするように構成されている。
３−
（実 施 例）
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるデータ転送制御装置の実施例を示
すブロック図である。
すブロック図である。
プロセッサ１．上位エージェント２、下位エージェント
（Ａ） ６ 、 （Ｈ） ７ 、 （０） ８ ＄−よ
び内部バス制御手段４は内部バス３によって相互に接続
されている。
（Ａ） ６ 、 （Ｈ） ７ 、 （０） ８ ＄−よ
び内部バス制御手段４は内部バス３によって相互に接続
されている。
下位エージェント（Ａ） ６ 、 （Ｂ） ７および（
Ｃ） ８からバス要求信号線（、Ａ） ９ 、 （Ｂ）
１０会よび（０） １１が出力され、内部バス制御手
段４に接続されている。
Ｃ） ８からバス要求信号線（、Ａ） ９ 、 （Ｂ）
１０会よび（０） １１が出力され、内部バス制御手
段４に接続されている。
また、内部バス制御手段４からはバス使用許可信号（Ａ
） １２ 、 （Ｅ） １３９よび（０１４が出力され
、それぞれ下位エージエン） （Ａ） ６ 、 （Ｂ）
’ｌ−よび（Ｃ）８に接続されている。
） １２ 、 （Ｅ） １３９よび（０１４が出力され
、それぞれ下位エージエン） （Ａ） ６ 、 （Ｂ）
’ｌ−よび（Ｃ）８に接続されている。
内部バス制御手段４は３ビツトよシする内部バス調停モ
ードレジスタ５を有して訃り、バス調停モードレジスタ
５のビットＯは下位エージェント（Ａ）６に、ビット１
は下位エージェント（Ｂ） ４− ７に、ビット２は下位エージェント（○）８にそれぞれ
対応している。
ードレジスタ５を有して訃り、バス調停モードレジスタ
５のビットＯは下位エージェント（Ａ）６に、ビット１
は下位エージェント（Ｂ） ４− ７に、ビット２は下位エージェント（○）８にそれぞれ
対応している。
この内部バス調停モードレジスタ５はプロセッサ１によ
ってセットされる。
ってセットされる。
ここで、上位エージェント２がら下位エージエン）（Ａ
）６と（Ｂ）７ に対し、同一データを転送する場合を
説明する。
）６と（Ｂ）７ に対し、同一データを転送する場合を
説明する。
プロセッサｌはオす、内部バス調停モードレジスタ５の
ビットＯと１ｉｒｌＪにセットする。
ビットＯと１ｉｒｌＪにセットする。
次に下位エージエン） （Ａ） ６ 釦よヒ（Ｂ）７ノ
ＤＭＡ制御部を起動する。これにょクバス要求信号線（
Ａ）９と（Ｂ）１０がセットされる。
ＤＭＡ制御部を起動する。これにょクバス要求信号線（
Ａ）９と（Ｂ）１０がセットされる。
内部バス制御手段４は内部バス調停モードレジスタ５の
ピッ）（１−よび１がそれぞれ「１」である場合、バス
要求信号線（Ａ）９と（Ｂ） １０の両方がセットされ
たことを確認すると、バス使用許可信号（Ａ） １２と
（Ｊ３） １３ とを同時にセットする。これにより下
位エージェント（Ａ）６と（Ｂ）７とはＤＭＡ転送を同
時に開始する。
ピッ）（１−よび１がそれぞれ「１」である場合、バス
要求信号線（Ａ）９と（Ｂ） １０の両方がセットされ
たことを確認すると、バス使用許可信号（Ａ） １２と
（Ｊ３） １３ とを同時にセットする。これにより下
位エージェント（Ａ）６と（Ｂ）７とはＤＭＡ転送を同
時に開始する。
これは内部バス３を一度使用するだけで、２っの下位エ
ージェントにデータ転送するものである。
ージェントにデータ転送するものである。
（発明の効果）
以上、説明したように本発明はプロセッサより書き込み
可能な内部バス調停モードレジスタを有し、このレジス
タで指示される下位エージェントに対し同時にバス使用
許可信号をセットする制御部を内部バス制御手段に設け
ることによｐ、上位エージェントから複数の下位エージ
ェントに対し、同一データ金同時に転送できるという効
果がある。
可能な内部バス調停モードレジスタを有し、このレジス
タで指示される下位エージェントに対し同時にバス使用
許可信号をセットする制御部を内部バス制御手段に設け
ることによｐ、上位エージェントから複数の下位エージ
ェントに対し、同一データ金同時に転送できるという効
果がある。
本発明は例えば下位エージェントの下に接続されるデバ
イスが転写式プリンタ（ＮＩＰ）の場合、複数のリスト
出力が必要であるとき、短時間に、リスト出力が行なえ
、非常に有効である。
イスが転写式プリンタ（ＮＩＰ）の場合、複数のリスト
出力が必要であるとき、短時間に、リスト出力が行なえ
、非常に有効である。
第１図は本発明によるバス転送制御装置の実施例を示す
ブロック図である。 １・・・プロセッサ ２・・・上位エージェント３・
・・内部バス ４・・・内部バス制御手段５・・・内
部バス調停モードレジスタ ６・・・下位エージェントＡ ７・・・下位エージェントＢ ８・・・下位エージェント０ ９・・・バス要求信号Ａ １０・・・バス要求信号Ｂ １１・・・バス要求信号Ｃ １２・・・バス使用許可信号Ａ １３・・・バス使用許可信号お １４・・・バス使用許可信号０
ブロック図である。 １・・・プロセッサ ２・・・上位エージェント３・
・・内部バス ４・・・内部バス制御手段５・・・内
部バス調停モードレジスタ ６・・・下位エージェントＡ ７・・・下位エージェントＢ ８・・・下位エージェント０ ９・・・バス要求信号Ａ １０・・・バス要求信号Ｂ １１・・・バス要求信号Ｃ １２・・・バス使用許可信号Ａ １３・・・バス使用許可信号お １４・・・バス使用許可信号０
Claims (1)
- プロセッサ、上位エージェント、複数の下位エージェン
トおよび内部バス制御手段とが内部バスで接続され、前
記下位エージェントがバス要求信号を出力したとき、こ
れに対応してバス使用許可信号をセットすることにより
ＤＭＡ転送を開始するデータ転送制御装置において、前
記内部バス制御手段は前記プロセッサよりアクセス可能
な内部バス調停モードレジスタを有し、前記モードレジ
スタによつて指示される複数の下位エージェントから出
力されるバス要求信号がすべてセットされたとき、前記
下位エージェントすべてに対し、バス使用許可信号をセ
ットするように構成されたことを特徴とするデータ転送
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17619489A JPH0340163A (ja) | 1989-07-07 | 1989-07-07 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17619489A JPH0340163A (ja) | 1989-07-07 | 1989-07-07 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340163A true JPH0340163A (ja) | 1991-02-20 |
Family
ID=16009280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17619489A Pending JPH0340163A (ja) | 1989-07-07 | 1989-07-07 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340163A (ja) |
-
1989
- 1989-07-07 JP JP17619489A patent/JPH0340163A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6048791B2 (ja) | アクセス制御装置 | |
| JP2530829B2 (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 | |
| JPH04369066A (ja) | データの時分割転送装置 | |
| JPH0340163A (ja) | データ転送制御装置 | |
| JPH1125036A5 (ja) | ||
| JP2583586B2 (ja) | バス制御方法 | |
| JPS6280753A (ja) | バス制御方式 | |
| KR890013568A (ko) | 데이타 전송 제어장치 | |
| JPH03211654A (ja) | データ転送制御方式 | |
| JPH043239A (ja) | バス制御装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| JP2737179B2 (ja) | バスシステム | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPH01191964A (ja) | メモリバスデータ転送方法 | |
| JPS6158359A (ja) | デ−タ伝送装置 | |
| JPS60110067A (ja) | 簡易型メモリデ−タ転送装置 | |
| JPS61239350A (ja) | バス制御方式 | |
| JPH05282239A (ja) | Ｄｍａ転送方式 | |
| JPH0488459A (ja) | 情報処理装置 | |
| JPS62267848A (ja) | システム拡張方式 | |
| JPS6049462A (ja) | Ｄｍａ回路 | |
| JPH04359353A (ja) | バス制御装置 |