JPH0340596A - Remote process input output system - Google Patents
Remote process input output systemInfo
- Publication number
- JPH0340596A JPH0340596A JP17456289A JP17456289A JPH0340596A JP H0340596 A JPH0340596 A JP H0340596A JP 17456289 A JP17456289 A JP 17456289A JP 17456289 A JP17456289 A JP 17456289A JP H0340596 A JPH0340596 A JP H0340596A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- interrupt
- signal
- input signal
- interrupt input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は計算機から遠方に設置されたプロセスの状態
を計算機に読込む、あるいは計算機の出力データを遠方
のプロセスに出力する為のリモートプロセス入出力方式
に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention is a remote process input device for reading the status of a process installed far from a computer into a computer, or for outputting output data from a computer to a distant process. This concerns the output method.
従来、計算機から遠方に設置されたプロセスの状態を計
算機に読込む装置は、テレメータ等で代表されるように
、ill方の状態信号をリモート側から周期的に計算機
側に送信し、計W機側ではこの信号をバッファメモリ1
こ蓄え、計算機側のプログラムはこのバッファメモリの
内容を読込むことによって遠方のプロセスの状態を知る
ことができろ。Conventionally, devices that read the status of a process installed far from a computer into a computer, such as a telemeter, periodically transmit ill-side status signals from the remote side to the computer side, and On the side, this signal is sent to buffer memory 1.
By reading the contents of this buffer memory, a program on the computer side can learn the status of a distant process.
第3図は本特許の対象となるプロセス入出力装置の構成
図であ’l 、 (1)は計算機、(2)は計算機側ス
テーション、(3)はプロセスの状態が随次写像されて
いる計算機ステージ1ン(21内のバッファメモリ2(
4)は遠隔地に設置されろリモートステーション。Figure 3 is a configuration diagram of the process input/output device that is the subject of this patent, where (1) is the computer, (2) is the computer side station, and (3) is the state of the process mapped as needed. Computer stage 1 (buffer memory 2 in 21)
4) Remote station must be installed in a remote location.
[5)は計算機ステーシーンとリモートステーションを
ループ状に接続する伝送系、(6)はリモートステーシ
ョンに接続されプロセス入出力の対象になる設定盤、
(6a)は設定盤上にあり、設定値をセットするデータ
設定用スイッチ、 (ab)は設定したデータを計算機
に読込ませる為の読込ボタンである。[5] is a transmission system that connects the computer station and remote station in a loop; (6) is a setting panel that is connected to the remote station and is subject to process input/output;
(6a) is located on the setting board and is a data setting switch for setting setting values, and (ab) is a read button for reading the set data into the computer.
第4図は伝送系(5)の上を流れる信号のフレームフォ
ーマットであり、同期信号に挟まれ、計算機に対して入
力2割込、出力の区別を示すコマンド。FIG. 4 shows the frame format of the signal flowing on the transmission system (5), and is sandwiched between synchronization signals and commands that indicate to the computer the distinction between input, 2 interrupts, and output.
状態信号あるいは割込コードのグループを区別する点番
号、プロセスの状態を示す8ビツトのビットパターンか
ら構成される状態信号、同じく8ビツトのピットパター
ンから構成され2割込発生源を示す割込コードから構成
されている。A point number that distinguishes a group of status signals or interrupt codes, a status signal consisting of an 8-bit bit pattern that indicates the process status, and an interrupt code that also consists of an 8-bit pit pattern that indicates the source of the interrupt. It consists of
第5図は計算機側ステーション(5)内に実装されてい
るバッファメモリであり、アドレスの上位二指(16進
数)がフレームフォーマット中の点番号に対応している
。FIG. 5 shows a buffer memory installed in the computer side station (5), and the upper two fingers (hexadecimal numbers) of the address correspond to the point number in the frame format.
次に動作について説明する。上位計算機ステー!、/!
lン(2)は同期信号に続く、コマンド−011点番号
(00)、sからFF)+@まで順次サイクリックに繰
返す)を送出する。リモートステージ1ン(4)は1点
番号があらかじめ割付けられており、該当する点番号の
プロセスの状態をフレーム上に乗せる。この動作を繰返
すことによって、リモートステーション(4)上のプロ
セスの状態が計算機ステーレシン(2)のバッファメモ
リ(3)に写像される。計算機ステージシン(2)は、
また適当な周期(例えば100m5)でコマンドを11
)目にして割込みをポーリングする。このとき計算機プ
ログラムに状態の変化等を知らせる必要のあるリモート
ステージシン(4)は割込コードをフレーム上に乗せる
。これによって計算機ステーション(2)はバッファメ
モリ(3)を経由せず2M接計算機(1)に割込みを入
れる。この割込信号と割込コードにより計算機プログラ
ムは関連するプロセスの状態をバッファメモリ(3)の
内容を読込むことによって知ることができる。なお、上
記動作の説明において出力コマンド=10に関する動作
の説明は本発明とは関係がないので省略する。Next, the operation will be explained. Top computer stay! ,/!
Input (2) sends out the command-011 point number (00), which is cyclically repeated from s to FF)+@, following the synchronization signal. Remote stage 1 (4) is assigned a point number in advance, and the state of the process of the corresponding point number is placed on the frame. By repeating this operation, the state of the process on the remote station (4) is mapped to the buffer memory (3) of the computer station (2). Computer stage shin (2) is
Also, send 11 commands at an appropriate interval (for example, 100m5).
) and poll for interrupts. At this time, the remote stage processor (4), which needs to notify the computer program of changes in status, etc., places an interrupt code on the frame. As a result, the computer station (2) interrupts the 2M contact computer (1) without going through the buffer memory (3). Using this interrupt signal and interrupt code, the computer program can learn the status of the related process by reading the contents of the buffer memory (3). Note that in the above description of the operation, the description of the operation regarding output command=10 is omitted because it has no relation to the present invention.
〔発明が解決しようとする12111)しかし従来の装
置は割込信号が状態信号に優先して送られるため2割込
信号によって関連のある状態信号を読みに行くと、計算
機ステージ冒ン内のバッファメモリ中の状態データは、
古いデータであり2割込信号とは同期がとれないという
欠点があった。この点をもう少し具体的に説明する。[12111 to be solved by the invention] However, in the conventional device, the interrupt signal is sent with priority over the status signal, so when reading the related status signal by the second interrupt signal, the buffer in the computer stage The state data in memory is
It had the disadvantage that it was old data and could not be synchronized with the 2nd interrupt signal. Let me explain this point a little more specifically.
今、第3図に示す構成図において、データ設定スイッチ
(6a)の内容は例えばBCDコードで表現され、この
内容は周期的に伝送系(5)を介して計算機ステーショ
ン[2+のバッファメモリ+31に読込すれている。一
方、読込みボタン(6b)の内容は割込入力にアサイン
されており、このボタンが挿されると割込みが計算機に
入り、計算機プログラムはこの信号と割込コードにより
、どの読込みボタンが挿されたのかを知り、データ設定
スイッチ(6m)の内容をバッファメモリ(3)に読み
に行く、ところが割込信号は周期的データに優先して伝
送されるため2計算機プログラムによって読込まれたデ
ータスイッチの内容は設定前のデータであるようなタイ
ミングが発生し得る。この場合は人の動作を対象として
説明しtコが2機械の動きによるデータ変化の場合は、
タイミング的にもつと厳しくなる。Now, in the configuration diagram shown in FIG. 3, the contents of the data setting switch (6a) are expressed, for example, in a BCD code, and the contents are periodically transmitted to the buffer memory +31 of the computer station [2+] via the transmission system (5). It is loaded. On the other hand, the content of the read button (6b) is assigned to an interrupt input, and when this button is inserted, an interrupt enters the computer, and the computer program uses this signal and interrupt code to determine which read button was inserted. Knowing this, he goes to read the contents of the data setting switch (6m) into the buffer memory (3), but since interrupt signals are transmitted with priority over periodic data, the contents of the data switch read by the computer program 2 are Timing may occur where the data is before setting. In this case, we will explain the human movement, and if the data change is due to the movement of two machines, then
Timing-wise, it gets tough.
このような誤入力を避けるため、従来このようなシステ
ムにおいては、計算機プログラムに時間遅延を持たせ1
割込信号が入ってから一定時間(データ読込周期)遅ら
せてデータの読込みを行っていた。このような方法では
高レスポンスが要求されろ制御システムには不向きであ
るという欠点があった。In order to avoid such erroneous inputs, in conventional systems like this, a time delay is added to the computer program.
Data was read after a certain period of time (data read cycle) after the interrupt signal was received. This method has the disadvantage that it is not suitable for control systems that require high response.
本発明は上記のような課題を解消するためになされたも
ので1割込信号と該割込信号と関連のある状態信号との
間のズレをなくシ、かつ高速応答性を確保することので
きろリモートプロセス入出力装置を得ることを目的とす
る。The present invention has been made to solve the above-mentioned problems, and it is possible to eliminate the gap between one interrupt signal and the status signal related to the interrupt signal, and to ensure high-speed response. The purpose is to obtain remote process input/output devices.
この発明に係わるリモートプロセス入出力方式は、緊急
に計算機に伝達する必要のある割込入力信号と該割込入
力信号と密接に関係のある状態信号との間に一定の関係
を設け2該割込入力信号と。The remote process input/output method according to the present invention establishes a certain relationship between an interrupt input signal that needs to be urgently transmitted to a computer and a status signal that is closely related to the interrupt input signal. input signal.
該割込入力信号と一定の関係にある状態信号とを組にし
1周期的な伝送に優先させて計算機に伝送するようにし
たものである。The interrupt input signal and a status signal having a certain relationship are combined and transmitted to the computer with priority given to one-period transmission.
この発明におけるリモートプロセス入出力方式は2割込
価号と該割込信号と関連のある状態信号との同期がとれ
2割込が発生した時点の状態信号と実際に計算機のプロ
グラムに読込まれる状態信号との間にズレが発生するよ
うな事態が避けられる。The remote process input/output method in this invention synchronizes the 2nd interrupt value with the state signal associated with the interrupt signal, and the state signal at the time the 2nd interrupt occurs is actually read into the computer program. A situation where a discrepancy occurs between the state signal and the state signal can be avoided.
第1図に本発明による割込入力用の伝送フォーマットを
示す。コマンドは1バイトで11)目であり。FIG. 1 shows a transmission format for interrupt input according to the present invention. The command is 1 byte and is the 11th one.
点番号は1バイトで以下に続く割込コード、状態信号の
グループを区別する。割込コードは割込みを発生した要
因を1バイトのデータとして伝送する。The point number is 1 byte and distinguishes groups of interrupt codes and status signals that follow. The interrupt code transmits the cause of the interrupt as one byte of data.
状態信号は、従来の方式では本フレーム上に存在しなか
ったもので2本発明の要点となるものであるが2割込み
を発生した要因と一定の関係にあるプロセスデータを1
5バイト分連続して伝送する。The status signal does not exist on the main frame in the conventional method, and is the key point of the present invention.
Transmit 5 bytes continuously.
以下発明の要点を実施例に従って説明する。The main points of the invention will be explained below according to examples.
ここで割込コードと、状態信号の点番号を第2図に示す
ように、16進数3桁の番号に対し、下1桁が0の番号
を割込データに、1)l・〜F)l・までを状態データ
に割当て、一定の関係を持たせる。Here, as shown in Figure 2, the interrupt code and the point number of the status signal are 3-digit hexadecimal numbers, and the number whose last digit is 0 is used as the interrupt data. Allocate up to l. to state data and have a certain relationship.
割込信号が発生すると、当該割込コードの属する点番号
の上位2桁が一致する状態データを15バイト分読取り
2割込伝送フレームに乗せ計算機ステーションに伝送す
る。When an interrupt signal is generated, 15 bytes of status data whose upper two digits of the point number to which the interrupt code belongs are read and transmitted to the computer station on a 2-interrupt transmission frame.
計算機側のステージ1ンでは、上記状態データを該当す
るバッファメモリ(3)に蓄え、計算機に割込コードを
添えて割込みを発生させる。このように割込データと状
態データの間に一定の関係をあらかじめ設けておき、実
際のアプリケーションに応じて、この関係を利用して点
番号の選定を行うことによって割込みデータに関係した
状態データが同時に計算機に送られ、計算機のプログラ
ムは割込信号によって関連する状態データをバッファメ
モリから読取ることによって同期の辷れたデータを得る
ことができる。In stage 1 on the computer side, the state data is stored in the corresponding buffer memory (3), and an interrupt is generated in the computer along with an interrupt code. In this way, by establishing a certain relationship between interrupt data and status data in advance, and selecting point numbers using this relationship depending on the actual application, status data related to interrupt data can be At the same time, the data is sent to the computer, and the computer program can obtain the out-of-sync data by reading the relevant state data from the buffer memory using an interrupt signal.
なお、上記実施例では2割込コード1ヶに対して状態信
号15ケを対応させたが、この数はいろいろなバリエー
レアンが考えられる。また2割込コードと状態信号の対
応のさせかたも本発明の実施例では上位2桁の一致する
条件で対応させたが。In the above embodiment, 15 status signals are associated with one 2-interrupt code, but this number can be varied in various ways. Furthermore, in the embodiment of the present invention, the two interrupt codes and status signals are made to correspond to each other under the condition that the upper two digits match.
この対応のさせかたもいろいろなパリエージ曹ンが考え
られ、同様の効果を実する。Various pariege methods can be considered to deal with this, and achieve the same effect.
以上のようにこの発明によれば2割込価号と。 As described above, according to this invention, the price number is 20%.
該割込信号に関連のある状態信号との間に一定の関係を
設け、該割込入力信号と、該状態信号とを組にし2周期
的な伝送に優先させて計算機に伝送するようにしたので
2割込価号ヒ該割込信号と関連のある状態信号との間の
ズレがなくなり、高速応答性を確保したリモートプロセ
ス入出力方式が得られる。A certain relationship is established between the interrupt signal and a related status signal, and the interrupt input signal and the status signal are paired and transmitted to the computer with priority over two-periodic transmission. Therefore, there is no discrepancy between the interrupt signal and related status signals, and a remote process input/output method that ensures high-speed response can be obtained.
第1図はこの発明の一実施例によるリモートプロセス入
出力方式における割込入力信号用のフレームフォーマッ
ト、第2図はその割込入力信号と状態信号の関連付けを
示す計算機バッファメモリの内容、第3図はプロセス入
出力方式のブロック図、第4図は従来方式の伝送系のフ
レームフォーマット、第5図は従来方式の計算機ステー
ション内のバッファメモリの構成図である。
図において、tillよ計算機、(2)は計算機側ステ
ージ璽ン、(31ハバツファメモリ、(411,tステ
ーション。
(5)は伝送系、(6)は設定盤、 (6a)ばデータ
設定用スイッチ、 (eb)は割込ボタンである。FIG. 1 shows a frame format for an interrupt input signal in a remote process input/output method according to an embodiment of the present invention, FIG. 2 shows the contents of a computer buffer memory showing the association between the interrupt input signal and a status signal, and FIG. 4 is a block diagram of a process input/output method, FIG. 4 is a frame format of a conventional transmission system, and FIG. 5 is a configuration diagram of a buffer memory in a conventional computer station. In the figure, till is the computer, (2) is the computer stage, (31 is the memory, (411, t station), (5) is the transmission system, (6) is the setting panel, (6a) is the data setting switch, (eb) is an interrupt button.
Claims (1)
力装置と、該計算機と該プロセス入出力装置とを接続す
る為の伝送系と、プロセスデータのイメージを蓄えてお
く計算機側に設置されたバッファメモリとから構成され
、該伝送系を用いてプロセスデータを周期的に該バッフ
ァメモリに読込みを行っているシステムにおいて、計算
機に伝達する必要のある割込入力信号と、該割込入力信
号と関連のある状態信号との間に一定の関係を設け、該
割込入力信号と、該割込入力信号と一定の関係にある状
態信号とを組にし、周期的な伝送に優先させて計算機に
伝送することを特徴とするリモートプロセス入出力方式
。A computer, a process input/output device installed remotely from the computer, a transmission system for connecting the computer and the process input/output device, and a buffer installed on the computer side for storing images of process data. In a system that uses the transmission system to periodically read process data into the buffer memory, an interrupt input signal that needs to be transmitted to a computer and a system related to the interrupt input signal A certain relationship is established with a certain state signal, and the interrupt input signal and a state signal that has a certain relationship with the interrupt input signal are paired and transmitted to the computer with priority over periodic transmission. A remote process input/output method characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17456289A JPH0340596A (en) | 1989-07-06 | 1989-07-06 | Remote process input output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17456289A JPH0340596A (en) | 1989-07-06 | 1989-07-06 | Remote process input output system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340596A true JPH0340596A (en) | 1991-02-21 |
Family
ID=15980731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17456289A Pending JPH0340596A (en) | 1989-07-06 | 1989-07-06 | Remote process input output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340596A (en) |
-
1989
- 1989-07-06 JP JP17456289A patent/JPH0340596A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583089A (en) | Distributed computer control system with variable monitor timers | |
| JPH0340596A (en) | Remote process input output system | |
| JPH04270525A (en) | Zeror synchronization apparatus for encoding and decoding use | |
| JP4213868B2 (en) | Digital transmission method | |
| JPS61161568A (en) | Information transmission system | |
| JPS586636A (en) | Data transmission system of remote monitoring controller | |
| JPS59223048A (en) | Information processing device | |
| JPS622744A (en) | Transmission control circuit | |
| KR920003696A (en) | Data transmission device of multi system | |
| JPS62226365A (en) | Abnormality transmitting mechanism for decentralized computer system | |
| JPH03263998A (en) | Interrupt control system for remote control system | |
| JPH0374559B2 (en) | ||
| JPH0214824B2 (en) | ||
| JPH0253349A (en) | Information processing system | |
| JPS6124739B2 (en) | ||
| JPH03132196A (en) | Device state change detecting system | |
| JPS61221900A (en) | Data transmission controller having simulation function | |
| JPS6043525B2 (en) | keyboard device | |
| JPS62243442A (en) | Transmission control system | |
| JPH01272339A (en) | Cyclic data transmission system | |
| JPH02288442A (en) | Plural protocol controller | |
| JPS59223041A (en) | Monitoring control device | |
| JPS60236338A (en) | Data transmission equipment | |
| KR970056291A (en) | Synchronous and asynchronous communication device and method of network application | |
| JPS63298672A (en) | Seal impression collator |