JPH0340752A - スイッチド・モード型レギュレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はガス放電ランプの駆動回路に使用するためのス
イッチド・モード・レギュレータ回路（ｓｗｉｔｃｈｅ
ｄ−ｍｏｄｅ　ｒｅｇｕｌａｔｏｒ　ｃｉｒｃｕｉｔ）
に関する。

一般にコンディショニング回路（ｃｏｎｄｉｔｉｏｎｉ
ｎｇｃｉｒｃｕｉｔｓ）またはブリレギュレータ回路（
ｐｒｅ−ｒｅｇｕｌａｔｏｒ　ｃｉｒｃｕｉｔｓ）と呼
ばれているこの種の回路は、全波整流回路から得られた
単方向性電源電圧に作用して、例えばランプ・インバー
タ回路を駆動するために用いられ得る単方向性（実質的
に一定の直流）出力電圧を与えるようになされている。

このブリレギュレータ回路は、整流された交流電源から
引き出された電流、つまり入力電流が整流された電源電
圧と同相でかつ同じ波形を有するようにする、すなわち
この回路が実質的に１に等しい力率（ｐｏｗｅｒ　ｆａ
ｃｔｏｒ）を有する負荷を電源に与えるようにする。公
知のブリレギュレータ回路がヨーロッパ特許出願第００
５９０５３号に記載されている。この回路は全波整流回
路の正および負出力電圧にそれぞれ接続された正電源ラ
インおよび負電源ラインを有している。その正電源ライ
ンまたはレールは、インダクタとダイオードを直列に含
んでおり、そのダイオードの出力側で電源ライン間にコ
ンデンサが接続され、かつそのダイオードとコンデンサ
に並列に半導体スイッチが接続されている。これらのイ
ンダクタおよび他の部品はそのスイッチのスイッチング
周波数で機能するサイズのものである。スイッチが「閉
」状態すなわち導通状態にある場合には、ダイオードは
非導通状態にあり、インダクタを流れる電流が増加し、
このインダクタの電位が整流回路の正の出力電圧におけ
る電位と逆極性となる。他方、そのスイッチが「開」状
態すなわち非導通状態になれば、ダイオードが導通状態
となり、インダクタに流れる電流は流れることは流れる
が、このインダクタに蓄えられたエネルギーが放出され
るにつれて減少する。

上記スイッチの動作は、入力電圧が入力電圧の整流され
た正弦波波形に追従するように拘束され、かつそれによ
って力率を実質的に１に維持するように制御される。従
って、交流電源から引き出される電流は低域フィルタと
金波整流器によって修正されたインダクタ電流に対応す
る。それがために、スイッチはヒステレシスを有する比
較回路に駆動回路を介して接続されている。この比較回
路は、入力電流に比例した信号を、入力電圧から派生さ
れかつそれに比例した整流された正弦波基準信号を中心
とした制御帯域の上限および下限と比較する。動作時に
は、スイッチが開いている場合、インダクタ電流、従っ
て入力電圧は、比較回路の出力が極性を変更しそしてス
イッチが閉塞される制御帯域の下限に達するまで、減少
する。その後、インダクタ電流は制御帯域の上限に達し
そしてスイッチが開くまで増加する。従って、インダク
タ電流は入力電圧と同相の全波整流された正弦波の態様
で変化するように拘束され、かつスイッチの作用により
高周波鋸歯波変調を呈する。この鋸歯状変調が第１図に
示されており、曲線Ａはインダクタ電流を示し、曲線Ｂ
は基準信号を示し、曲線ＣおよびＤはそれぞれ曲線Ｂを
中心とした制御帯域の上限および下限を表している。整
流器の交流側における適当なフィルタがこの変調を除去
し、正弦波入力電流が交流電源から引き出される。

上記鋸歯変調の周波数は特に負荷電流、負荷電圧および
入力電圧のような回路パラメータに依存する。ある種の
条件では、変調周波数は振幅の大きさまたはそれ以上の
オーダーだけ変化することがあり、可聴周波数帯域の周
波数に該当することがあり得ることが認められた。この
ような周波数変化は一般に次の３つの理由で望ましくな
い。人力フィルタリングがより困難かつ高価となり、周
波数が高くなりすぎると、損失を大きくシ、周波数が可
聴範囲であれば、電子回路が邪魔なノイズを生じるおそ
れがある。

従って、本発明のひとつの目的は上述の問題点を実質的
に軽減したスイッチド・モード・レギュレータ回路を提
供することである。

本発明の１つの態様によれば、交流電源から全波整流器
によって与えられる単方向性入力電源に対して作用する
スイッチド・モード型レギュレータ回路において、前記
電源から引き出された電流を調整するスイッチング手段
と、前記電源から引き出された電流の瞬時値を基準信号
の瞬時値の範囲内に維持するために前記スイッチング手
段を交互に導通、非導通にする制御手段を具備し、前記
制御手段は、前記スイッチング手段が交互に導通、非導
通になされる周波数を調整するように前記範囲の大きさ
を変化させるための手段を具備しているスイッチド・モ
ード型レギュレータ回路が提供される。

本発明の原理が第２図に示されている。この図は１主電
源周期の一部分における電流対時間の関係のグラフを示
している。曲線Ａｏは電源から引き出された電流を示し
、曲線Ｂｏは、この場合には入力電圧から派生された基
準信号を示し、曲線Ｃ′およびＤｏはそれぞれその基準
信号のまわりの範囲を画定する上限および下限を表して
いる。

任意の時点において、基準信号曲線Ｂｏ　と曲線Ｃ。

およびＤｏのうちのいずれか１つとの間の差がヒステレ
シス値である。本発明は基準信号のまわりのこの範囲の
大きさを変化させるための手段を回路内に設ける。第２
図から理解されるように、この範囲の大きさを変化させ
ることは鋸歯状変調の周波数を変化させる効果を有する
。従って、この回路はスイッチング手段が交互に導通、
非導通となされる周波数を調整する。

このようにして、制御手段はスイッチング周波数を実質
的に一定にするようになされ得る。前記交流電源から引
き出されるエネルギーの力率を実質的に１に維持するた
めには、基準信号の瞬時振幅が整流回路から得られる前
記単方向性電源電圧の瞬時振幅に関係づけられ得る。

制御手段はレギュレータ回路の１つ以上の動作パラメー
タ（例えば負荷電流、負荷電圧、および瞬時電源電圧）
に応答するようになされ得るものであり、このようにし
て、スイッチング周波数は、前記動作パラメータのうち
の１つ以上に関係なく、実質的に一定の予め定められた
値、または注意深く制御された範囲内の値に維持される
。

制御手段は第１および第２の入力電圧と、前記スイッチ
ング手段に接続された出力電圧を有しており、瞬時イン
ダクタ電流に関係した第１の入力信号が前記入力電圧の
１つに印加され、第２の入力信号が他方の入力電圧に印
加され、前記第２の入力信号は前記基準信号から派生さ
れ、前記単方向性電源電圧に関係づけられ、比較回路の
出力と可変制御信号との双方に従って修正される。つま
り、そのように定義された制御手段は可変ヒステレシス
を有するシュミット・トリガー比較器として動作する。

その可変制御信号はレギュレータ回路の前記１つ以上の
動作パラメータおよび／またはそのレギュレータ回路が
動作的に関連される外部回路に依存し得る。

従って、制御手段は入力電流の瞬時振幅を基準信号の瞬
時振幅と比較するための手段を具備し得る。あるいはそ
れに代えてまたはそれに加えて、前記スイッチング手段
が第１の周期のあいだ導通されそして第２の周期のあい
だ非導通とされるので、制御回路は前記第１および第２
の周期のうちの少なくとも一方を入力電圧の関数である
値に限定する手段を具備し得る。特にその限定手段が前
記第２の周期（この周期のあいだスイッチング手段は非
導通状態となされる）を入力電圧の関数である値に限定
するための手段よりなる場合には、基準信号のまわり前
記範囲の下限における電流値を検知する必要がないとい
う利点がある。これにより、この回路は広い下限範囲に
わたって、従って広い出力電力範囲にわたって良好な入
力電力波形を維持することができる。

以下図面を参照して本発明の実施例について説明しよう
。

図面中第３図は本発明の１つの実施例によるプリレギュ
レータ回路を利用したスイッチド・モード電源を示して
いる。

この電源は交流電源１１に接続された全波整流回路１０
よりなる。全体として２０で示されているブリレギュレ
ータ回路は整流回路の正出力電圧１２に接続された正電
源ライン２１と、整流回路の負出力電圧１３に接続され
た負電源ライン２２を具備している。負電源ラインは検
知用抵抗９を具備しており、この検知用抵抗９の両端間
に発生する電圧はインダクタ２３を流れる瞬時電流を表
す。正電源ライン２１は直列に配置あれたインダクタ２
３およびダイオード２４を具備しており、そのダイオー
ドの出力側における電源ライン間にはコンデンサ２５が
接続されている。スイッチングトランジスタ２６の形態
をなす半導体パワースイッチは図示のようにダイオード
とコンデンサに並列に接続され、かつ前記ヨーロッパ特
許出願第００５９０５３号に開示された回路の場合には
、インダクタ電流はスイッチが「閉」状態すなわち導通
状態にあれば上昇し、スイッチが「開」状態すなわち非
導通状態にあれば低下する。

スイッチの動作は、適当な駆動回路２８を介してスイッ
チに接続された全体として２７で示されている制御回路
によって規制され、この手段によって、インダクタ電流
、従って入力電流は入力電圧の整流された正弦波形に追
従するように拘束され、回路の力率を実質的に１に維持
する。

第４図を参照すると、制御回路２７は可変ヒステレシス
を有するシュミット・トリガーとして機能するようにな
されており、かつ入力電流がその中で変化することを許
容される制御帯域の上限および下限を画定する。制御帯
域は、入力電圧から派生されかつその入力電圧に比例す
る正弦波基準信号に親密に追従しかつこの実施例ではそ
の正弦波基準信号を中心とする。スイッチが開いた状態
では、インダクタ電流は、制御帯域の下限に達して比較
回路の出力が極性を変化しかつスイッチが閉塞されるま
で、低下する。その後、インダクタ電流は、制御帯域に
達しかつスイッチが再び開放さるまで上昇する。従って
、インダクタ？１ｆｆｉは、入力電圧と同相の整流され
た正弦波として変化す−る、ヨｉ、に拘束され、かつス
イッチの作用による高周波鋸歯状変調を呈する。制御手
段の作用はインダクタ電流と制御帯域の上限および下限
との比較によって直接決定されるから、動的または蓄積
エラーに対する比較が必要とされず、制御システムは回
路素子によって大きく影響されることはない。

しかしインダクタ電流における高周波鋸歯リップルは整
流器１０の交流側における低域無線周波干渉フィルタ２
９によって除去され、交流電源から正弦波入力電流が引
き出されることになる。

第４図に関して説明されるように、本発明の比較回路は
、上限と下限で定義される制御帯域の幅が変化されて鋸
歯状変調の周波数について制御を行なうことができるよ
うになされている。すなわち、動作時に、プリレギュレ
ータ回路の１以上のパラメータ（例えば負荷電流、負荷
電圧、電源周波数）の変化および／またはそのブリレギ
ュレータが動作的に関連される外部回路に関係なく、変
調周波数を一定値または狭い範囲内に維持するように変
化され得る。

第４図を参照すると、制御回路２７は可変ヒステレシス
・シュミット・トリガー４０の形態をなす比較回路と、
誤差増幅器４１と、２つの増幅器４２．４３と、反転増
幅器４７よりなる。シュミット・トリガー４０は、それ
ぞれ第３図に示された入力および出力電圧Ｖ５、Ｖｏの
値から各分圧抵抗５．６および７．８を介して得られた
基準電圧ＶＫＩおよびヒステレシス電圧ＶＨの値と、イ
ンダクタ電流を表す電圧ｖｃの値とに依存して状態を切
換えるようになされている。

可変ヒステレシス・シュミット・トリが−４０は、２つ
の電圧比較器４９．５１と、電圧加算器５３と、電圧引
算器５５と、リセット・セット（ＲＳ）型フリップフロ
ップ５７で構成されている。

ヒステレシス信号ＶＨが整流された正弦波基準信号Ｖ□
に加算されかつそれから引算されて、２つの基準電圧Ｖ
＋、■−を与える。これら２つの電圧は２つの電圧比較
器４９．５１に印加されて、制御帯域エンベロープの上
限および下限を形成する。検知用抵抗９の両端間に発生
してインダクタを流れる瞬時電流を表す電圧Ｖｃが他の
比較器電圧に印加される。ＲＳフリップフロップ５７の
出力は５９で示されているバッファ回路を介してパワー
スイッチ２６を駆動する。フリップフロップ５７のセッ
トおよびリセット入力は比較器４９．５１の出力によっ
て制御される。

パワースイッチ２６がオンされると、インダクタ電流は
ＶＣとともに増大し、上限電圧Ｖ、に達するまで比例的
に増加する。そこで比較器４９の出力がロジック１にフ
リップして、フリップフロップ５７をロジックＯにリセ
ットさせ、パワースイッチをオフにする。そうするとイ
ンダクタ電流が減少し、信号Ｖｃがそれに比例して減少
する。Ｖｃが下限■−まで低下すると、比較器５１の出
力がロジック１にフリップして、ＲＳフリップフロップ
５７をセットしそしてパワースイッチをオンにする。以
後このサイクルを反復する。

インダクタ電流に直接比例した電圧信号ｖｃは、■。お
よびＶ−と比較されるのに正しい振幅と極性を有するよ
うに反転増幅器４７によって条件づけられる。

基準信号Ｖ□は入力電圧信号ｖｌに比例しており、その
比例定数は誤差増幅器４１と掛算器４３によって決定さ
れる。誤差増幅器４１は出力電圧検知信号Ｖｏを安定し
た電圧基準値ＶＨｌ！Ｆと比較する。誤差増幅器４１は
高利得低域レスポンスを有し、遮断周波数が電源周波数
より著しく低いので、この誤差増幅器４１からは、大き
さが負荷電流と負荷電圧に依存する直流電圧出力が得ら
れる。電圧掛算器４３は出力電圧制御フィードバックル
ープを完成し、整流された正弦波信号Ｖｌと誤差増幅器
４１からの直流出力との積を計算する。

出力負荷が急激に増加すると、出力電圧が低下し、誤差
増幅器４１の出力電圧を増加させる。従って、基準信号
ＶＫＩの振幅も増加するが、それの整流された正弦波形
状は変らない。このようにして負荷に供給される平均電
流が増加して、出力電圧をそれの所望値まで回復させる
。従って、負荷電圧は、全体として一定となるように、
すなわち負荷電流および電源電圧と無関係であるように
調整される。

誤差増幅器４１のレスポンスは本質的に遅くなければな
らないから、負荷が急激に増加したときに大きい過渡電
圧が出力に生ずるのを防止するためには、別個の速動保
護回路（図示せず）が必要となる。このような過電圧保
護回路は、出力電圧が公称電圧より適当な値だけ大きく
なったときに、バッファ回路５９の出力を禁止する。

ヒステレシス信号ＶＨはアナログ電圧掛算器４２から得
られる。第３図に示されたステップアップ・コンバータ
では、ｖ）Ｉは瞬時入力電圧ｖｌと、出力電圧Ｖｏおよ
び瞬時入力電圧Ｖ８間の差との積に比例する。すなわち
、下記の式（１）で与えられる。

Ｖ、＝に＊Ｖｌ（ＶＯ−Ｍｌ）　　　　　（１）このア
ルゴリズムは、絶対値が定数Ｋに逆比例するほぼ一定の
スイッチング周波数を確保する。

しかし、上記のアルゴリズムは第３図に示されたステッ
プアップ・コンバータには適しているが、ある種の用途
では、ｖ８が負荷電流にも依存してしていることが有用
でありうることが理解されるであろう。特に、小さい負
荷電流では、良好な正弦波電流波形を維持するようにス
イッチング周波数を制御された態様で増加させることが
望ましい。

そうしないと、電流制御帯域の下限、すなわち第２図の
曲線Ｄ′が小さい電流で歪んでしまうことになる。

第５図は第４図に示されたものの代替的な制御システム
を示しており、これは正確な周波数制御を維持しつつ、
小さいパワーで優れた制御を与えるようになされている
。この代替制御システムの殆どの構成要素が第４図に示
されたものに対応しているので、それらに対応した符号
で示されている。しかし、シュミット・トリガー回路６
０は、下限電圧Ｖ−の値を発生するために第１の制御シ
ステム出用いられた引算器５５と、それに関連した比較
器５１が、入力電圧ｖｌの値に比例した時間間隔でパル
スを発生するようになされた単安定回路６１で置換され
ている点で、第４図に示されたものとは異なっている。

従って、この場合でも、上限電圧Ｖ＋は基準電圧ＶＨ＋
とヒステレシス信号ＶＨとの加算によって定義される。

しかし、下限電圧Ｖ−はｖｌに比例したオフ時間を用い
てそれによって置換されている。このシステム動作を次
に説明する。

パワースイッチ２６がオンされると、インダクタ電流が
増加し、それに比例してｖｃが増加し、上限電圧Ｖ＋に
達する。そこで比較器４９の出力がロジック１にフリッ
プし、フリップフロップ５７をリシックＯにリセットさ
せ、パワースイッチをオフにする。同時にタイマー６１
がリセットされる。

■、に比例した時間（第２図にＥ゛で示されている）が
経過した後、タイマー６１の出力がロジックＯからロジ
ック１にフリップし、フリップフロップ５７をセットす
るとともに、パワースイッチ２６をオンにする。その後
、このサイクルが反復される。この制御システムを実施
すれば、小電流電圧の検知、測定を必要とせず、前記制
御回路は単極性の電源だけでよいから、半導体集積技術
に特に適合している。

スイッチ２６がオンされる期間（第２図にＦ′で示され
ている）もタイマー・システムを用いて制御されうる。

第３図に示された回路は、パワースイッチが電源ライン
間に接続されている状態では、そのスイッチが閉じると
入力電流が増加し、開くと減少するので、ステップアッ
プまたはブースト型レギュレータ回路として知られてい
る。本発明はバック・ブースト・レギュレータ回路とし
て知られている第６図に示された他の種類のプリレギュ
レータ回路にも適用され得る。その種のレギュレータ回
路は、パワースイッチ２６が正の電源ラインに接続され
ておりかつインダクタ２３がパワーライン間に接続され
ている点で、ステップアップまたはブースト型レギュレ
ータ回路とは異なる。この構成では、入力電流はスイッ
チが開くと増加し、閉じると減少する。しかし、第４図
および第５図に示された２つの代替的な制御回路の形態
と動作は原理的にはステップアップまたはブースト型レ
ギュレータのそれと同じである。第６図に示された回路
における制御アルゴリズムはステップアップ型コンバー
タにおけるそれとは異なる。ステップアップ型コンバー
タの場合とは異なり、バック・ブースト型コンバータの
入力電圧はインダクタ電流を平滑したものではない。電
流は、パワースイッチがオンしているときだけ、入力か
ら引き出される。

正弦波入力電流を確保するためには、下記の式（２）で
与えられる基準信号のまわりに集中されなければならな
い。

Ｑ 一定周波数動作の場合には、ヒステレシス電圧は下記の
式（３）で与えられる。

ただし、ＫｏおよびＫ”は定数である。

上述した本発明によるスイッチド・モード・レギュレー
タ回路はガス放電ランプの駆動回路に特に好適であるこ
とが理解されるであろう。しかし、本発明による回路は
例えばモータやテレビのように交流電源で駆動される負
荷が中程度の直流電圧を必要としかつこの回路が実質的
に１に等しい力率を有する負荷を電源に与える必要があ
るような場合にも適用できるものである。

【図面の簡単な説明】

第１図はインダクタ電流の波形と前述した回路で用いら
れる基準信号を示す図、第２図はインダクタ電流の波形
（入力電流に関係づけられた）と本発明に従って提供さ
れる回路で用いられる基準信号を示す図、第３図は本発
明によるステップアップ・ブリレギュレータ回路を示す
図、第４図は第３図のブリレギュレータ回路で用いられ
る制御回路を示す図、第５図は第３図のブリレギュレー
タ回路で用いられ得る他の制御回路を示す図、第６図は
本発明によるブリレギュレータ回路を示す図である。 ９：検知用抵抗 １１：交流電源 １０：全波整流回路 １２：正出力電圧 １３：負出力電圧 ２１：正電源ライン ２２：負電源ライン ２３：インダクタ ２４：ダイオード ２５：コンデンサ ２６：スイッチングトランジスタ ２８：駆動回路 ２７：制御回路 ４０：可変ヒステレシス・シュミット・トリガー４１：
誤差増幅器 ４２．４３：増幅器 ４７：反転増幅器 ５．６．７．８：分圧抵抗 ４９．５１：電圧比較器 ５３：電圧加算器 ５５：電圧引算器 ５７：フリップフロップ ２６：パワースイッチ ６１：タイマー

Claims (1)

1. 【特許請求の範囲】 １、交流電源から全波整流器によって与えられる単方向
   性入力電源に対して作用するスイッチド・モード型レギ
   ュレータ回路において、前記電源から引き出された電流
   を調整するスイッチング手段と、前記電源から引き出さ
   れた電流の瞬時値を基準信号の瞬時値の範囲内に維持す
   るために前記スイッチング手段を交互に導通、非導通に
   する制御手段を具備し、前記制御手段は、前記スイッチ
   ング手段が交互に導通、非導通になされる周波数を調整
   するように前記範囲の大きさを変化させるための手段を
   具備しているスイッチド・モード型レギュレータ回路。 ２、前記制御手段がスイッチング周波数を実質的に一定
   にするようになされている請求項１のレギュレータ回路
   。 ３、前記基準信号が前記単方向性電源電圧の瞬時振幅に
   関係づけられており、力率を実質的に１に維持する請求
   項１のレギュレータ回路。 ４、前記範囲の瞬時値が出力電圧と入力電圧の瞬時値に
   依存する請求項１〜３のレギュレータ回路。 ５、出力における単方向性電圧の振幅を検知するためお
   よび前記交流電源の変動に関係なく出力電圧を実質的に
   一定に維持するように前記基準信号を変化させるための
   手段を具備した請求項１〜４のレギュレータ回路。 ６、電源レールがインダクタと整流器を直列に含んでお
   り、その整流器の出力側では電源ライン間にコンデンサ
   が接続され、前記整流器とコンデンサとに並列にスイッ
   チが接続され、出力電圧が電源電圧より常に高くなるよ
   うになれた請求項１〜５のレギュレータ回路。 ７、前記範囲の瞬時値がパラメータＶ＿Ｈの瞬時値によ
   って決定され、このパラメータＶ＿Ｈは下記の式Ｖ＿Ｈ
   ＝Ｋ＊Ｖ＿Ｉ（Ｖ＿ｏ−Ｖ＿Ｉ） で与えられ、Ｋは定数、Ｖ＿Ｉは入力電圧の瞬時値、Ｖ
   ＿ｏは出力電圧の瞬時値である請求項６のレギュレータ
   回路。 ８、電源レールがスイッチと整流器を直列に含んでおり
   、その整流器の出力側では電源ライン間にコンデンサが
   接続されており、かつ前記整流器とコンデンサとに並列
   にインダクタが接続され、出力電圧が常に電源電圧より
   高くなるようになされた請求項１〜５のレギュレータ回
   路。 ９、前記範囲の瞬時値がパラメータＶ＿Ｈの瞬時値によ
   って決定され、このパラメータＶ＿Ｈは下記の式Ｖ＿Ｈ
   ＝Ｋ＊Ｖ＿Ｉ＊（Ｖ＿ｏ／Ｖ＿ｏ＋Ｖ＿Ｉ）に従って与
   えられ、Ｋは定数、Ｖ＿Ｉは入力電圧の瞬時値、Ｖ＿ｏ
   は出力電圧の瞬時値である請求項８のレギュレータ回路
   。 １０、前記制御手段が入力電流の瞬時値を前記基準信号
   の瞬時値と比較する手段を具備している請求項１〜９の
   レギュレータ回路。 １１、前記スイッチング手段が第１の周期のあいだ導通
   状態となされかつ第２の周期のあいだ非導通状態となさ
   れ、前記制御手段が前記第１および第２の周期のうちの
   少なくとも一方を入力電圧の関数である値に限定するた
   めの手段を具備している請求項１〜１０のレギュレータ
   回路。 １２、前記限定手段が前記第２の周期を入力電圧の関数
   である値に限定するための手段よりなる請求項１１のレ
   ギュレータ回路。 １３、過電圧保護回路をさらに具備し、このＫ電圧保護
   回路は出力電圧を基準電圧と比較して、出力電圧が基準
   電圧を超えるのを防止する手段を具備したレギュレータ
   回路。 １４、前記制御手段が集積回路を用いて構成された請求
   項１〜１３のレギュレータ回路。