JPH0340853B2 - - Google Patents
Info
- Publication number
- JPH0340853B2 JPH0340853B2 JP7645683A JP7645683A JPH0340853B2 JP H0340853 B2 JPH0340853 B2 JP H0340853B2 JP 7645683 A JP7645683 A JP 7645683A JP 7645683 A JP7645683 A JP 7645683A JP H0340853 B2 JPH0340853 B2 JP H0340853B2
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- unit control
- circuit
- unit
- control rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、制御整流装置に係り、時定数の大き
なＬ負荷や大容量直流送電の循環電流制御時に適
用するに好適な制御整流装置の保護方式に関する
ものである。
なＬ負荷や大容量直流送電の循環電流制御時に適
用するに好適な制御整流装置の保護方式に関する
ものである。
従来から、制御整流器を複数台並列に接続した
多相の大容量整流装置が知られているが、単位制
御整流器に関して言えば、アーム短絡、転流失敗
等の故障の場合、故障した単位制御整流器を瞬時
にゲートブロツクまたは、バイパスペアとし、健
全な単位制御整流器は順変換領域で運転し（以後
ゲートアドバンスと言う）、一定時間の後、また
は故障した単位制御整流器の電流が零となつたこ
とを確認した後ゲートシフトする如き構成とした
制御整流装置の保護方式が有効であることが知ら
れている。
多相の大容量整流装置が知られているが、単位制
御整流器に関して言えば、アーム短絡、転流失敗
等の故障の場合、故障した単位制御整流器を瞬時
にゲートブロツクまたは、バイパスペアとし、健
全な単位制御整流器は順変換領域で運転し（以後
ゲートアドバンスと言う）、一定時間の後、また
は故障した単位制御整流器の電流が零となつたこ
とを確認した後ゲートシフトする如き構成とした
制御整流装置の保護方式が有効であることが知ら
れている。
ここで、ゲートブロツクとは、制御整流素子に
与えられている点弧パルスをブロツクする事であ
る。一方、バイパスペアとは、交流側の同一相に
接続された１対の制御整流素子を同時に通電させ
て、直流回路を短絡させ交流側と直流側の電力授
受をしや断するものである。また、ゲートシフト
とは、制御整流器の点弧角を大きく遅らせて、逆
変換領域（点弧角90゜〜180゜）で運転し、直流側
のエネルギーを交流側に回生させる動作である。
与えられている点弧パルスをブロツクする事であ
る。一方、バイパスペアとは、交流側の同一相に
接続された１対の制御整流素子を同時に通電させ
て、直流回路を短絡させ交流側と直流側の電力授
受をしや断するものである。また、ゲートシフト
とは、制御整流器の点弧角を大きく遅らせて、逆
変換領域（点弧角90゜〜180゜）で運転し、直流側
のエネルギーを交流側に回生させる動作である。
第１図は、単位制御整流器を２個並列接続した
12相制御整流装置を逆並列に接続した周知の循環
電流制御整流装置の主回路結線図を示すもので、
同図中、１は交流母線、２−１，２−２，２−
３，２−４は交流側しや断器、３−１，３−２，
３−３，３−４は制御整流器用変圧器、４−１，
４−２，４−３，４−４は前記制御整流器用変圧
器３−１，３−２，３−３，３−４の出力を直流
に変換する単位制御整流器、５−１，５−２，５
−３，５−４は前記単位制御整流器４−１，４−
２，４−３，４−４間を流れる電流を抑制する直
流リアクトル、６は負荷をそれぞれ示すものであ
る。
12相制御整流装置を逆並列に接続した周知の循環
電流制御整流装置の主回路結線図を示すもので、
同図中、１は交流母線、２−１，２−２，２−
３，２−４は交流側しや断器、３−１，３−２，
３−３，３−４は制御整流器用変圧器、４−１，
４−２，４−３，４−４は前記制御整流器用変圧
器３−１，３−２，３−３，３−４の出力を直流
に変換する単位制御整流器、５−１，５−２，５
−３，５−４は前記単位制御整流器４−１，４−
２，４−３，４−４間を流れる電流を抑制する直
流リアクトル、６は負荷をそれぞれ示すものであ
る。
かかる構成において、通常動作時は負荷６に対
して順方向あるいは逆方向の直流電流が供給され
る訳であるが、単位制御整流器４−１あるいは４
−２，４−３，４−４にその出力を正常に制御し
特ないアーム短絡、転流失敗等の故障が発生した
場合、前述したゲートアドバンスを用いた保護を
行なうと故障した単位制御整流器の電流はしや断
できるが、健全な単位制御整流器間を流れる循環
電流が増大し循環電流過電流という二次故障が発
生する。
して順方向あるいは逆方向の直流電流が供給され
る訳であるが、単位制御整流器４−１あるいは４
−２，４−３，４−４にその出力を正常に制御し
特ないアーム短絡、転流失敗等の故障が発生した
場合、前述したゲートアドバンスを用いた保護を
行なうと故障した単位制御整流器の電流はしや断
できるが、健全な単位制御整流器間を流れる循環
電流が増大し循環電流過電流という二次故障が発
生する。
例えば、単位制御整流器４−１にアーム短絡が
発生したとすると、前述した従来の保護方式に依
れば単位制御整流器４−１を瞬時ゲートブロツク
し、単位制御整流器４−２をゲートアドバンス
し、単位制御整流器４−３及び４−４をゲートシ
フトし、単位制御整流器４−１の電流が零になつ
た後に単位制御整流器４−２をゲートシフトし、
その後、負荷６の電流が零になつた後に全ての単
位制御整流器をゲートブロツクし、さらにしや断
器２−１，２−２，２−３，２−４をトリツプさ
せる保護連動を行なう訳であるが、通常直流リア
クトル５−２，５−３，５−４は負荷６に比較し
て非常に小さい為単位制御整流器４−２をゲート
アドバンスした際に発生する順方向直流電圧によ
り単位制御整流器間の循環電流が増大し循環電流
過電流という不具合が発生する。
発生したとすると、前述した従来の保護方式に依
れば単位制御整流器４−１を瞬時ゲートブロツク
し、単位制御整流器４−２をゲートアドバンス
し、単位制御整流器４−３及び４−４をゲートシ
フトし、単位制御整流器４−１の電流が零になつ
た後に単位制御整流器４−２をゲートシフトし、
その後、負荷６の電流が零になつた後に全ての単
位制御整流器をゲートブロツクし、さらにしや断
器２−１，２−２，２−３，２−４をトリツプさ
せる保護連動を行なう訳であるが、通常直流リア
クトル５−２，５−３，５−４は負荷６に比較し
て非常に小さい為単位制御整流器４−２をゲート
アドバンスした際に発生する順方向直流電圧によ
り単位制御整流器間の循環電流が増大し循環電流
過電流という不具合が発生する。
第２図は前述の保護連動を行なつた際に、循環
電流過電流が発生する一例を示したものである。
イは負荷６の電圧を、ロは負荷６の電流を、ハは
単位制御整流器４−２の直流電圧を、ニは単位制
御整流器４−３及び４−４の直流電圧を、ホは、
単位制御整流器間に流れる循環電流波形を、ヘ
は、単位制御整流器４−１の故障検出信号を示す
ものである。循環電流ホは、単位制御整流器４−
２の直流電圧ハと単位制御整流器４−３及び４−
４の直流電圧ニの差電圧により単位制御整流器間
に流れるもので通常動作時には所定の値（一定
値）に制御されている。故障検出信号ヘで、ロジ
ツク“０”からロジツク“１”に変化したところ
が単位制御整流器４−１の故障検出をした時点を
現わすが、この時点で単位制御整流器４−２の直
流電圧ハはゲートアドバンスによりただちに正方
向の電圧を発生するのに対し、単位制御整流器４
−３，４−４の直流電圧ニはゲートシフト動作に
より転流電圧の制限波波形で電圧が変化してい
く。その為に単位制御整流器４−２の直流電圧ハ
と単位制御整流器４−３，４−４の直流電圧ホに
大きな電圧差により循環電流過電流が発生する事
となる。
電流過電流が発生する一例を示したものである。
イは負荷６の電圧を、ロは負荷６の電流を、ハは
単位制御整流器４−２の直流電圧を、ニは単位制
御整流器４−３及び４−４の直流電圧を、ホは、
単位制御整流器間に流れる循環電流波形を、ヘ
は、単位制御整流器４−１の故障検出信号を示す
ものである。循環電流ホは、単位制御整流器４−
２の直流電圧ハと単位制御整流器４−３及び４−
４の直流電圧ニの差電圧により単位制御整流器間
に流れるもので通常動作時には所定の値（一定
値）に制御されている。故障検出信号ヘで、ロジ
ツク“０”からロジツク“１”に変化したところ
が単位制御整流器４−１の故障検出をした時点を
現わすが、この時点で単位制御整流器４−２の直
流電圧ハはゲートアドバンスによりただちに正方
向の電圧を発生するのに対し、単位制御整流器４
−３，４−４の直流電圧ニはゲートシフト動作に
より転流電圧の制限波波形で電圧が変化してい
く。その為に単位制御整流器４−２の直流電圧ハ
と単位制御整流器４−３，４−４の直流電圧ホに
大きな電圧差により循環電流過電流が発生する事
となる。
従つて、本発明の目的は、前記従来技術の欠点
を無くし、単位制御整流器を複数個並列に接続し
た多相の制御整流装置を逆並列に接続して循環電
流制御運転を行なう際に、単位制御整流器に故障
が発生した場合に、循環電流を抑制しながらある
いは循環電流をしや断して故障電流をしや断する
事を可能ならしめた循環電流制御整流装置の保護
方式を提供する事にある。
を無くし、単位制御整流器を複数個並列に接続し
た多相の制御整流装置を逆並列に接続して循環電
流制御運転を行なう際に、単位制御整流器に故障
が発生した場合に、循環電流を抑制しながらある
いは循環電流をしや断して故障電流をしや断する
事を可能ならしめた循環電流制御整流装置の保護
方式を提供する事にある。
本発明はこの目的を達成するためにいずれかの
単位制御整流器に故障が発生した場合、故障が発
生した単位制御整流器をゲートブロツクまたはバ
イパスペアとすると共に故障系と逆方向の制御整
流器を逆変換領域で運転し、故障系と同方向の健
全な単位制御整流器は定められた時間経過後、順
変換領域で運転し、しかる後に逆変換領域で運転
することを特徴としたものである。
単位制御整流器に故障が発生した場合、故障が発
生した単位制御整流器をゲートブロツクまたはバ
イパスペアとすると共に故障系と逆方向の制御整
流器を逆変換領域で運転し、故障系と同方向の健
全な単位制御整流器は定められた時間経過後、順
変換領域で運転し、しかる後に逆変換領域で運転
することを特徴としたものである。
第３図は本発明の一実施例における制御整流装
置のブロツク図で、同図中、１００−１，１００
−２，１００−３は第１図の単位制御整流器４−
１，４−２，４−３の制御回路に対応する整流器
制御回路、７−１，７−２，７−３は基準値と検
出値の差により電流制御あるいは電圧制御を行な
い整流器の点弧角を決定する制御回路、８−１，
８−２，８−３はゲートアドバンス位相決定回
路、９−１，９−２，９−３はゲートシフト位相
決定回路、１０−１，１０−２，１０−３は制御
回路７−１，７−２，７−３またはゲートアドバ
ンス位相決定回路８−１，８−２，８−３または
ゲートシフト位相決定回路９−１，９−２，９−
３の出力のいずれかの出力信号に基づいて対応す
る単位制御整流器４−１，４−２，４−３の各相
へ点弧タイミングを発生する位相制御回路、１２
−１，１２−２，１２−３，１６−１，１６−
２，１６−３は前記単位制御整流器４−２，４−
１，４−４の故障信号を適宜設定された値に遅延
させる遅延回路、１３−１，１３−２，１３−３
は前記遅延回路１６−１，１６−２，１６−３の
出力信号によりセツトされ前記遅延回路１２−
１，１２−２，１２−３の出力信号によりリセツ
トされるフリツプフロツプ回路、１４−１，１４
−２，１４−３は単位制御整流器４−１，４−
２，４−３の故障信号により位相制御回路７−
１，７−２，７−３の出力をブロツクするインヒ
ビツト回路、１５−７は単位制御整流器４−１，
４−２の故障信号を合成するオア回路、１５−８
は単位制御整流器４−３，４−４の故障信号を合
成するオア回路、１５−１は、前記オア回路１５
−８の出力信号と前記遅延回路１６−１の出力信
号を合成するオア回路、１５−２は前記オア回路
１５−８の出力信号と前記遅延回路１６−２の出
力信号を合成するオア回路、１５−３は前記オア
回路１５−７の出力信号と前記遅延回路１６−３
の出力信号を合成するオア回路、１５−４は前記
オア回路１５−８の出力信号と前記遅延回路１２
−１の出力信号を合成するオア回路、１５−５は
前記オア回路１５−８の出力信号と前記遅延回路
１２−２の出力信号を合成するオア回路、１５−
６は前記オア回路１５−７の出力信号と前記遅延
回路１２−３の出力信号を合成するオア回路、１
１−１1，１１−２1，１１−３1は前記オア回路
１５−１，１５−２，１５−３の出力信号で制御
回路７−１，７−２，７−３の出力をオフするア
ナログスイツチ回路、１１−１2，１１−２2，１
１−３2は前記フリツプフロツプ回路１３−１，
１３−２，１３−３の出力信号でゲートアドバン
ス位相決定回路８−１，８−２，８−３の出力を
オン−オフするアナログスイツチ回路、１１−１
３，１１−２3，１１−３3は前記オア回路１５−
４，１５−５，１５−６の出力信号で、ゲートシ
フト位相決定回路９−１，９−２，９−３の出力
をオン−オフするアナログスイツチ回路、５１−
１，５１−２，５１−３，５１−４は単位制御整
流器４−１，４−２，４−３，４−４の故障信号
５２−１，５２−２，５２−３は前記オア回路１
５−４，１５−５，１５−６の出力信号、５３−
１，５３−２，５３−３は前記遅延回路１６−
１，１６−２，１６−３の出力信号である。
置のブロツク図で、同図中、１００−１，１００
−２，１００−３は第１図の単位制御整流器４−
１，４−２，４−３の制御回路に対応する整流器
制御回路、７−１，７−２，７−３は基準値と検
出値の差により電流制御あるいは電圧制御を行な
い整流器の点弧角を決定する制御回路、８−１，
８−２，８−３はゲートアドバンス位相決定回
路、９−１，９−２，９−３はゲートシフト位相
決定回路、１０−１，１０−２，１０−３は制御
回路７−１，７−２，７−３またはゲートアドバ
ンス位相決定回路８−１，８−２，８−３または
ゲートシフト位相決定回路９−１，９−２，９−
３の出力のいずれかの出力信号に基づいて対応す
る単位制御整流器４−１，４−２，４−３の各相
へ点弧タイミングを発生する位相制御回路、１２
−１，１２−２，１２−３，１６−１，１６−
２，１６−３は前記単位制御整流器４−２，４−
１，４−４の故障信号を適宜設定された値に遅延
させる遅延回路、１３−１，１３−２，１３−３
は前記遅延回路１６−１，１６−２，１６−３の
出力信号によりセツトされ前記遅延回路１２−
１，１２−２，１２−３の出力信号によりリセツ
トされるフリツプフロツプ回路、１４−１，１４
−２，１４−３は単位制御整流器４−１，４−
２，４−３の故障信号により位相制御回路７−
１，７−２，７−３の出力をブロツクするインヒ
ビツト回路、１５−７は単位制御整流器４−１，
４−２の故障信号を合成するオア回路、１５−８
は単位制御整流器４−３，４−４の故障信号を合
成するオア回路、１５−１は、前記オア回路１５
−８の出力信号と前記遅延回路１６−１の出力信
号を合成するオア回路、１５−２は前記オア回路
１５−８の出力信号と前記遅延回路１６−２の出
力信号を合成するオア回路、１５−３は前記オア
回路１５−７の出力信号と前記遅延回路１６−３
の出力信号を合成するオア回路、１５−４は前記
オア回路１５−８の出力信号と前記遅延回路１２
−１の出力信号を合成するオア回路、１５−５は
前記オア回路１５−８の出力信号と前記遅延回路
１２−２の出力信号を合成するオア回路、１５−
６は前記オア回路１５−７の出力信号と前記遅延
回路１２−３の出力信号を合成するオア回路、１
１−１1，１１−２1，１１−３1は前記オア回路
１５−１，１５−２，１５−３の出力信号で制御
回路７−１，７−２，７−３の出力をオフするア
ナログスイツチ回路、１１−１2，１１−２2，１
１−３2は前記フリツプフロツプ回路１３−１，
１３−２，１３−３の出力信号でゲートアドバン
ス位相決定回路８−１，８−２，８−３の出力を
オン−オフするアナログスイツチ回路、１１−１
３，１１−２3，１１−３3は前記オア回路１５−
４，１５−５，１５−６の出力信号で、ゲートシ
フト位相決定回路９−１，９−２，９−３の出力
をオン−オフするアナログスイツチ回路、５１−
１，５１−２，５１−３，５１−４は単位制御整
流器４−１，４−２，４−３，４−４の故障信号
５２−１，５２−２，５２−３は前記オア回路１
５−４，１５−５，１５−６の出力信号、５３−
１，５３−２，５３−３は前記遅延回路１６−
１，１６−２，１６−３の出力信号である。
かかる構成において、今、単位制御整流器４−
１が故障したとすると故障信号５１−１がロジツ
ク“１”となりインヒビツト回路１４−１により
位相制御回路１０−１からの点弧パルス信号がブ
ロツクされ、単位制御整流器４−１はゲートブロ
ツクされる。同時に故障信号５１−１は単位制御
整流器４−３に送られアナログスイツチ回路１１
−３1をオフし、制御回路７−３からの制御信号
をカツトすると共に、アナログスイツチ回路１１
−３3をオンし、ゲートシフト位相決定回路９−
３の出力信号が位相制御回路１０−３に送られ単
位制御整流器４−３は逆変換領域で運転される。
また、単位制御整流器４−４も単位制御整流器４
−３と同様に運転されるようにする。（単位制御
整流器４−４の整流器制御回路のブロツク回路図
は説明の都合上省略している。（また同時に、故
障信号５１−１は単位制御整流器４−２に送ら
れ、遅延回路１６−２で適宜設定された時間を経
過するとオア回路１５−２に信号が送られ、その
オア回路１５−２の出力信号によりアナログスイ
ツチ回路１１−２1をオフさせ、制御回路７−２
からの制御信号をカツトすると共に、フリツプフ
ロツプ回路１３−２をセツトし、アナログスイツ
チ回路１１−２2をオンさせ、ゲートアドバンス
位相決定回路８−２の出力信号が位相制御回路１
０−２に送られ、単位制御整流器４−２は順変換
領域で運転される。また故障信号５１−１は遅延
回路１２−２にも送られ、この時間から遅延回路
１２−２において適宜設定された時間を経過する
と、遅延回路１２−２の出力がロジツク“１”と
なりその結果フリツプフロツプ回路１３−２がリ
セツトされアナログスイツチ回路１１−２2がオ
フされると共にアナログスイツチ回路１１−２3
がオンし、ゲートシフト位相決定回路９−２の出
力信号が位相制御回路１０−２に送られ単位制御
整流器４−２はゲートシフトされる。
１が故障したとすると故障信号５１−１がロジツ
ク“１”となりインヒビツト回路１４−１により
位相制御回路１０−１からの点弧パルス信号がブ
ロツクされ、単位制御整流器４−１はゲートブロ
ツクされる。同時に故障信号５１−１は単位制御
整流器４−３に送られアナログスイツチ回路１１
−３1をオフし、制御回路７−３からの制御信号
をカツトすると共に、アナログスイツチ回路１１
−３3をオンし、ゲートシフト位相決定回路９−
３の出力信号が位相制御回路１０−３に送られ単
位制御整流器４−３は逆変換領域で運転される。
また、単位制御整流器４−４も単位制御整流器４
−３と同様に運転されるようにする。（単位制御
整流器４−４の整流器制御回路のブロツク回路図
は説明の都合上省略している。（また同時に、故
障信号５１−１は単位制御整流器４−２に送ら
れ、遅延回路１６−２で適宜設定された時間を経
過するとオア回路１５−２に信号が送られ、その
オア回路１５−２の出力信号によりアナログスイ
ツチ回路１１−２1をオフさせ、制御回路７−２
からの制御信号をカツトすると共に、フリツプフ
ロツプ回路１３−２をセツトし、アナログスイツ
チ回路１１−２2をオンさせ、ゲートアドバンス
位相決定回路８−２の出力信号が位相制御回路１
０−２に送られ、単位制御整流器４−２は順変換
領域で運転される。また故障信号５１−１は遅延
回路１２−２にも送られ、この時間から遅延回路
１２−２において適宜設定された時間を経過する
と、遅延回路１２−２の出力がロジツク“１”と
なりその結果フリツプフロツプ回路１３−２がリ
セツトされアナログスイツチ回路１１−２2がオ
フされると共にアナログスイツチ回路１１−２3
がオンし、ゲートシフト位相決定回路９−２の出
力信号が位相制御回路１０−２に送られ単位制御
整流器４−２はゲートシフトされる。
第４図に単位制御整流器４−１の故障信号５１
−１と単位制御整流器４−２のオア回路１５−５
の出力信号５２−２とフリツプフロツプ回路１３
−２の出力信号５３−２と単位制御整流器４−３
のオア回路１５−６の出力信号５２−３のタイム
シーケンスを示す。
−１と単位制御整流器４−２のオア回路１５−５
の出力信号５２−２とフリツプフロツプ回路１３
−２の出力信号５３−２と単位制御整流器４−３
のオア回路１５−６の出力信号５２−３のタイム
シーケンスを示す。
以上の動作を要約すると、単位制御整流回路４
−１が故障すると、単位制御整流器４−１は瞬時
ゲートブロツクし、単位制御整流器４−３及び４
−４は瞬時にゲートシフトし逆変換領域で運転さ
れ単位制御整流器４−２は遅延回路１６−２で設
定された時間経過後ゲートアドバンスし、順変換
領域で運転され、遅延回路１２−２で設定された
時間経過後ゲートシフトし、逆変換領域運転に移
行する。
−１が故障すると、単位制御整流器４−１は瞬時
ゲートブロツクし、単位制御整流器４−３及び４
−４は瞬時にゲートシフトし逆変換領域で運転さ
れ単位制御整流器４−２は遅延回路１６−２で設
定された時間経過後ゲートアドバンスし、順変換
領域で運転され、遅延回路１２−２で設定された
時間経過後ゲートシフトし、逆変換領域運転に移
行する。
以上のように、故障単位制御整流器と同方向の
健全単位制御整流器を順変換領域の運転に移行さ
せる前に故障単位制御整流器と逆方向の健全単位
制御整流器を逆変換領域で運転することにより単
位制御整流器間の循環電流は抑制あるいはしや断
され、その後故障単位制御整流器と同方向の健全
単位制御整流器を順変換領域で運転することによ
り故障単位制御整流器の故障電流をしや断し、そ
の後健全単位制御整流器をゲートシフトすること
により直流電流は交流側に回生される事となる。
ちなみに、遅延回路１６−１，１６−２，１６−
３の設定遅延時間は遅延回路１２−１，１２−
２，１２−３より短かく、電気角で180゜以下とす
るのが適切である。
健全単位制御整流器を順変換領域の運転に移行さ
せる前に故障単位制御整流器と逆方向の健全単位
制御整流器を逆変換領域で運転することにより単
位制御整流器間の循環電流は抑制あるいはしや断
され、その後故障単位制御整流器と同方向の健全
単位制御整流器を順変換領域で運転することによ
り故障単位制御整流器の故障電流をしや断し、そ
の後健全単位制御整流器をゲートシフトすること
により直流電流は交流側に回生される事となる。
ちなみに、遅延回路１６−１，１６−２，１６−
３の設定遅延時間は遅延回路１２−１，１２−
２，１２−３より短かく、電気角で180゜以下とす
るのが適切である。
なお、第３図の実施例においては、故障単位制
御整流器と同方向の健全単位制御整流器を順変換
領域で運転するタイミングと故障単位制御整流器
と逆方向の健全単位制御整流器を逆変換領域で運
転するタイミングとの間に遅延回路を設けて時間
差をつける方式を一例として示したが、故障単位
制御整流器と同方向の健全単位制御整流器のゲー
トアドバンス位相決定回路の出力を積分回路等で
徐々に制御位相を変化させる如き構成としても、
あるいは、循環電流検出量に応じて制御位相を変
化させる如き構成としても同様の効果を得る事が
出きる。
御整流器と同方向の健全単位制御整流器を順変換
領域で運転するタイミングと故障単位制御整流器
と逆方向の健全単位制御整流器を逆変換領域で運
転するタイミングとの間に遅延回路を設けて時間
差をつける方式を一例として示したが、故障単位
制御整流器と同方向の健全単位制御整流器のゲー
トアドバンス位相決定回路の出力を積分回路等で
徐々に制御位相を変化させる如き構成としても、
あるいは、循環電流検出量に応じて制御位相を変
化させる如き構成としても同様の効果を得る事が
出きる。
また、上記実施例においては、単位制御整流器
を順方向及び逆方向に各２台用いた12相の制御整
流装置を例示したが、本発明の実施はこれに限定
されるものではなく、更に多相の場合でも適用可
能である事は勿論である。
を順方向及び逆方向に各２台用いた12相の制御整
流装置を例示したが、本発明の実施はこれに限定
されるものではなく、更に多相の場合でも適用可
能である事は勿論である。
以上述べた如く、本発明に依れば、単位制御整
流器を複数個並列に接続した多相の制御整流装置
を逆並列に接続して循環電流制御運転を行なう装
置において、１つ以上の単位制御整流器が故障し
た場合、故障した単位制御整流器を瞬時にゲート
ブロツクまたはバイパスペアとし、故障した単位
制御整流器と逆方向の健全な単位制御整流器は逆
変換領域で運転し、故障した単位制御整流器と同
方向の健全な単位制御整流器は一定時間後あるい
は徐々に適宜設定された順変換領域で運転する
か、または、循環電流検出量に応じて制御位相を
適宜設定された順変換領域に変化させて運転し、
一定時間後、または故障電流が零となつたことを
確認した後、ゲートシフトする如き構成とした
為、単位制御整流器間の循環電流を抑制しながら
故障した単位制御整流器の電流を零にしてその整
流器を停止状態にした後、直流電流を交流側に回
生出来、従つて循環電流過電流による二次故障の
発生を防止することが出きる。
流器を複数個並列に接続した多相の制御整流装置
を逆並列に接続して循環電流制御運転を行なう装
置において、１つ以上の単位制御整流器が故障し
た場合、故障した単位制御整流器を瞬時にゲート
ブロツクまたはバイパスペアとし、故障した単位
制御整流器と逆方向の健全な単位制御整流器は逆
変換領域で運転し、故障した単位制御整流器と同
方向の健全な単位制御整流器は一定時間後あるい
は徐々に適宜設定された順変換領域で運転する
か、または、循環電流検出量に応じて制御位相を
適宜設定された順変換領域に変化させて運転し、
一定時間後、または故障電流が零となつたことを
確認した後、ゲートシフトする如き構成とした
為、単位制御整流器間の循環電流を抑制しながら
故障した単位制御整流器の電流を零にしてその整
流器を停止状態にした後、直流電流を交流側に回
生出来、従つて循環電流過電流による二次故障の
発生を防止することが出きる。
第１図は単位制御整流器を２個並列接続した12
相制御整流装置を逆並列に接続した周知の循環電
流制御整流装置の主回路結線図、第２図は第１図
の循環電流制御整流装置の運転中に、単位制御整
流装置に故障が発生し循環電流過電流が発生する
一例を示した波形図、第３図は、本発明の一実施
例による制御整流装置のブロツク図、第４図は、
第３図の構成の動作を説明するタイムチヤートで
ある。 ４−１，４−２，４−３，４−４……単位制御
整流器、１００−１，１００−２，１００−３…
…整流器制御回路、７−１，７−２，７−３……
制御回路、８−１，８−２，８−３……ゲートア
ドバンス位相決定回路、９−１，９−２，９−３
……ゲートシフト位相決定回路、１０−１，１０
−２，１０−３……位相制御回路、１２−１，１
２−２，１２−３，１６−１，１６−２，１６−
３……遅延回路、１３−１，１３−２，１３−３
……フリツプフロツプ回路、１４−１，１４−
２，１４−３……インヒビツト回路、１５−１，
１５−２，１５−３，１５−４，１５−５，１５
−６，１５−７，１５−８……オア回路。
相制御整流装置を逆並列に接続した周知の循環電
流制御整流装置の主回路結線図、第２図は第１図
の循環電流制御整流装置の運転中に、単位制御整
流装置に故障が発生し循環電流過電流が発生する
一例を示した波形図、第３図は、本発明の一実施
例による制御整流装置のブロツク図、第４図は、
第３図の構成の動作を説明するタイムチヤートで
ある。 ４−１，４−２，４−３，４−４……単位制御
整流器、１００−１，１００−２，１００−３…
…整流器制御回路、７−１，７−２，７−３……
制御回路、８−１，８−２，８−３……ゲートア
ドバンス位相決定回路、９−１，９−２，９−３
……ゲートシフト位相決定回路、１０−１，１０
−２，１０−３……位相制御回路、１２−１，１
２−２，１２−３，１６−１，１６−２，１６−
３……遅延回路、１３−１，１３−２，１３−３
……フリツプフロツプ回路、１４−１，１４−
２，１４−３……インヒビツト回路、１５−１，
１５−２，１５−３，１５−４，１５−５，１５
−６，１５−７，１５−８……オア回路。
Claims (1)
- １ 少なくとも２台以上の単位制御整流器を並列
に接続した制御整流装置を逆並列に接続して、循
環電流制御を行なう制御整流装置において、いず
れかの単位制御整流器に故障が発生した場合、故
障が発生した単位制御整流器をゲートブロツクま
たは、バイパスペアとすると共に、故障系と逆方
向の制御整流器を逆変換領域で運転し、故障系と
同方向の健全な単位制御整流器は、定められた時
間経過後順変換領域で運転し、しかる後に逆変換
領域で運転することを特徴とした循環電流制御整
流装置の保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7645683A JPS59201120A (ja) | 1983-04-30 | 1983-04-30 | 循環電流制御整流装置の保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7645683A JPS59201120A (ja) | 1983-04-30 | 1983-04-30 | 循環電流制御整流装置の保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201120A JPS59201120A (ja) | 1984-11-14 |
| JPH0340853B2 true JPH0340853B2 (ja) | 1991-06-20 |
Family
ID=13605652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7645683A Granted JPS59201120A (ja) | 1983-04-30 | 1983-04-30 | 循環電流制御整流装置の保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201120A (ja) |
-
1983
- 1983-04-30 JP JP7645683A patent/JPS59201120A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59201120A (ja) | 1984-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6784850B2 (ja) | フレキシブルｄｃ変換所における障害スイッチ構造および復旧方法 | |
| WO2020250358A1 (ja) | 電力変換装置 | |
| WO2018225208A1 (ja) | 電力制御システム、および制御装置 | |
| JP3437685B2 (ja) | 交直変換装置の制御保護システム | |
| JPH0340853B2 (ja) | ||
| JPWO2021005792A1 (ja) | 電力変換装置 | |
| JPS6320109B2 (ja) | ||
| JPS5936510B2 (ja) | 制御整流装置の保護方式 | |
| JP2801770B2 (ja) | 交直変換装置の監視回路 | |
| JPH10337029A (ja) | サイリスタ変換器 | |
| JPH11318025A (ja) | 半導体電力変換システム | |
| JPS63140697A (ja) | 可変速同期発電電動装置の過電圧抑制装置 | |
| JP3564475B2 (ja) | 無停電電源装置 | |
| JP2001016765A (ja) | ロック協調制御回路と保護継電装置 | |
| JPH0866047A (ja) | 電圧形電力変換装置 | |
| JP3162586B2 (ja) | 交直変換装置の制御装置 | |
| JPS6240949B2 (ja) | ||
| JPS605777A (ja) | 循環電流制御整流装置の保護方式 | |
| JP3162546B2 (ja) | 交直変換装置の制御装置 | |
| JPH08237952A (ja) | 交直変換装置の制御装置 | |
| JPH08223921A (ja) | 交直変換装置の制御装置 | |
| JPS6117214B2 (ja) | ||
| JP3746552B2 (ja) | 瞬時電圧低下対策装置の異常確認方法 | |
| JPH05344743A (ja) | 交直変換器制御装置 | |
| JP2857325B2 (ja) | 距離継電装置 |