JPH0340868B2 - - Google Patents
Info
- Publication number
- JPH0340868B2 JPH0340868B2 JP58040676A JP4067683A JPH0340868B2 JP H0340868 B2 JPH0340868 B2 JP H0340868B2 JP 58040676 A JP58040676 A JP 58040676A JP 4067683 A JP4067683 A JP 4067683A JP H0340868 B2 JPH0340868 B2 JP H0340868B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- processing unit
- data
- input
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、計算機システムに関するものであ
る。
る。
第1図に、従来の計算機システムを示す。10
は中央処理装置、20は記憶制御装置、30は主
記憶装置、40は入出力処理装置、50は外部記
憶装置である。
は中央処理装置、20は記憶制御装置、30は主
記憶装置、40は入出力処理装置、50は外部記
憶装置である。
主記憶装置30の容量には限りがあるので、中
央処理装置10が必要とするデータを、外部記憶
装置50に格納しておき、該装置に対し読み出
し、書きこみを行なう必要が生じる。第1図の計
算機システムでは、主記憶装置30のある領域に
対し、外部記憶装置50中のデータを「書きこ
み」、あるいは、「読みだし」を行なう。
央処理装置10が必要とするデータを、外部記憶
装置50に格納しておき、該装置に対し読み出
し、書きこみを行なう必要が生じる。第1図の計
算機システムでは、主記憶装置30のある領域に
対し、外部記憶装置50中のデータを「書きこ
み」、あるいは、「読みだし」を行なう。
この場合、以下に述べる処理を行なう。中央処
理装置10は、入出力処理装置40に、入出力開
始命令の実行を指示する。入出力処理装置40の
成例を第2図に示す。入出力処理装置40中の制
御部400は、入出力開始命令を受け取ると、主
記憶装置30の決まつたアドレスから、記憶制御
装置20径由で、入出力動作の種類(「読みだ
し」、「書きこみ」などの指令のこと。)、入出力動
作を行なう主記憶装置30内のアドレス、転送バ
イト数を読みだし、それぞれ、ラツチ401,4
02,403にセツトする。入出力処理装置40
は、前記3ラツチの値を使つて、外部記憶装置5
0内のデータを、記憶制御装置20径由で、主記
憶装置30に対し、読みだし、または、書きこみ
を行なう。中央処理装置10は、前記入出力開始
命令を入出力処理装置40に送出し終わると、入
出力動作の制御から解放され、他の情報処理を入
出力動作と並行して実行できる。入出力処理装置
40は、入出力動作が終了すると、その動作の結
果をプログラムに知らせるため、入出力割込みと
いう形で、制御を再び、中央処理装置10へ移
す。
理装置10は、入出力処理装置40に、入出力開
始命令の実行を指示する。入出力処理装置40の
成例を第2図に示す。入出力処理装置40中の制
御部400は、入出力開始命令を受け取ると、主
記憶装置30の決まつたアドレスから、記憶制御
装置20径由で、入出力動作の種類(「読みだ
し」、「書きこみ」などの指令のこと。)、入出力動
作を行なう主記憶装置30内のアドレス、転送バ
イト数を読みだし、それぞれ、ラツチ401,4
02,403にセツトする。入出力処理装置40
は、前記3ラツチの値を使つて、外部記憶装置5
0内のデータを、記憶制御装置20径由で、主記
憶装置30に対し、読みだし、または、書きこみ
を行なう。中央処理装置10は、前記入出力開始
命令を入出力処理装置40に送出し終わると、入
出力動作の制御から解放され、他の情報処理を入
出力動作と並行して実行できる。入出力処理装置
40は、入出力動作が終了すると、その動作の結
果をプログラムに知らせるため、入出力割込みと
いう形で、制御を再び、中央処理装置10へ移
す。
以上述べた外部記憶装置と主記憶装置の間のデ
ータ転送がおこると、計算に必要なデータが全て
主記憶装置の中にある場合に比べて、プログラム
の実行時間が長くなることは言うまでもない。特
に、大規模な科学技術計算では、行列のデータが
全部は主記憶にはいりきらない場合が生じ、外部
記憶装置との入出力が必要となり、この入出力動
作が実効的な計算時間を支配してしまうことがあ
る。したがつて、入出力動作の方式は、プログラ
ムの実行時間に大きな影響をおよぼす。
ータ転送がおこると、計算に必要なデータが全て
主記憶装置の中にある場合に比べて、プログラム
の実行時間が長くなることは言うまでもない。特
に、大規模な科学技術計算では、行列のデータが
全部は主記憶にはいりきらない場合が生じ、外部
記憶装置との入出力が必要となり、この入出力動
作が実効的な計算時間を支配してしまうことがあ
る。したがつて、入出力動作の方式は、プログラ
ムの実行時間に大きな影響をおよぼす。
従来の計算機システムは、入出力動作の方式に
関して次の欠点があつた。
関して次の欠点があつた。
1 入出力開始命令を発行するまでの準備に時間
がかかる。
がかかる。
2 入出力割込みを受けとつてからの後処理に時
間がかかる。
間がかかる。
前記項目1は、入出力処理装置に接続している
使用可能な外部記憶装置、その種類(デイスク、
磁気テープなど)の探索、外部記憶装置のわりつ
けを行なうプログラムのステツプ数が多くなり、
また、外部記憶装置の位置決めに時間がかかるか
らである。前記項目2は、他の割込みとの競合や
割込みの実行を処理するプログラムのステツプ数
が多いからである。
使用可能な外部記憶装置、その種類(デイスク、
磁気テープなど)の探索、外部記憶装置のわりつ
けを行なうプログラムのステツプ数が多くなり、
また、外部記憶装置の位置決めに時間がかかるか
らである。前記項目2は、他の割込みとの競合や
割込みの実行を処理するプログラムのステツプ数
が多いからである。
本発明の目的は、従来、主記憶装置と外部記憶
装置との間の入出力動作が、入出力処理装置を介
して行なわれ、かつ、該入出力動作の実行が、入
出力開始命令による開始、入出力割込みによる終
結という形式をとつていたために生じる時間的オ
ーバーヘツドを低減することにある。
装置との間の入出力動作が、入出力処理装置を介
して行なわれ、かつ、該入出力動作の実行が、入
出力開始命令による開始、入出力割込みによる終
結という形式をとつていたために生じる時間的オ
ーバーヘツドを低減することにある。
本発明は、中央処理装置と主記憶装置からなる
計算機システムにおいて、主記憶装置及び入出力
処理装置を介する外部記憶装置とは独立して、主
記憶装置と直接にデータを転送する記憶装置(以
下これを拡張記憶装置と呼ぶ)を加えたものであ
る。
計算機システムにおいて、主記憶装置及び入出力
処理装置を介する外部記憶装置とは独立して、主
記憶装置と直接にデータを転送する記憶装置(以
下これを拡張記憶装置と呼ぶ)を加えたものであ
る。
本発明に従つた計算機システムを第3図に示
す。11は中央処理装置、21は記憶制御装置、
31は主記憶装置、41は入出力処理装置、51
は外部記憶装置、61は拡張記憶装置である。該
計算機システムは、第1図に示す従来の計算機シ
ステムに、拡張記憶装置61が接続された形にな
つている。
す。11は中央処理装置、21は記憶制御装置、
31は主記憶装置、41は入出力処理装置、51
は外部記憶装置、61は拡張記憶装置である。該
計算機システムは、第1図に示す従来の計算機シ
ステムに、拡張記憶装置61が接続された形にな
つている。
本発明は、拡張記憶装置61の制御方式に関す
るものである。
るものである。
中央処理装置11、記憶制御装置21、拡張記
憶装置61の概略は、第4図に示す通りである。
中央処理装置11には、演算装置部110、命令
制御部111、汎用レジスタ群112が含まれ
る。演算装置部110は、演算を実行する部分で
ある。命令制御部111は命令の実行を制御する
部分であり、中に、命令がセツトされる命令レジ
スタ111A、該レジスタにはいつた命令を解読
して種々の装置に指令を与えるデコーダ部111
Bをもつ。汎用レジスタ群112は、プログラム
で指定できる置数レジスタ群である。
憶装置61の概略は、第4図に示す通りである。
中央処理装置11には、演算装置部110、命令
制御部111、汎用レジスタ群112が含まれ
る。演算装置部110は、演算を実行する部分で
ある。命令制御部111は命令の実行を制御する
部分であり、中に、命令がセツトされる命令レジ
スタ111A、該レジスタにはいつた命令を解読
して種々の装置に指令を与えるデコーダ部111
Bをもつ。汎用レジスタ群112は、プログラム
で指定できる置数レジスタ群である。
記憶制御装置21には、アクセス要求スタツク
装置210,211,212、優先順位決定装置
213、ラツチ214〜219、変換論理21A
が含まれる。アクセス要求スタツク装置210,
211,212は、それぞれ、スタツク210
A,211A,212Aをもち、それぞれ、中央
処理装置11、入出力処理装置41、拡張記憶装
置61からの主記憶装置31に対するアクセス要
求をスタツクする。アクセス要求優先順位決定装
置213は、アクセス要求スタツク装置210,
211,212から送出されるアクセス要求間の
優先順位をとつて1つを選び、主記憶装置31に
送出する。ラツチ214,215,216,21
7は、それぞれ、アクセス要求優先順位決定装置
213で選ばれたアクセス要求の指令(「読みだ
し」または「書きこみ」)、主記憶アドレス、書き
こみデータ、アクセス要求発生源番号(該アクセ
ス要求が中央処理装置11、入出力処理装置4
1、拡張記憶装置61のいずれから発行されたか
を示す番号)がセツトされる。ラツチ218,2
19には、それぞれ、主記憶装置31から読みだ
されたデータ、該データに対応するアクセス要求
発生源番号がセツトされる。変換論理21Aは、
ラツチ219の内容にしたがつて、ラツチ218
内のデータを要求元の装置へ送出する働きをす
る。
装置210,211,212、優先順位決定装置
213、ラツチ214〜219、変換論理21A
が含まれる。アクセス要求スタツク装置210,
211,212は、それぞれ、スタツク210
A,211A,212Aをもち、それぞれ、中央
処理装置11、入出力処理装置41、拡張記憶装
置61からの主記憶装置31に対するアクセス要
求をスタツクする。アクセス要求優先順位決定装
置213は、アクセス要求スタツク装置210,
211,212から送出されるアクセス要求間の
優先順位をとつて1つを選び、主記憶装置31に
送出する。ラツチ214,215,216,21
7は、それぞれ、アクセス要求優先順位決定装置
213で選ばれたアクセス要求の指令(「読みだ
し」または「書きこみ」)、主記憶アドレス、書き
こみデータ、アクセス要求発生源番号(該アクセ
ス要求が中央処理装置11、入出力処理装置4
1、拡張記憶装置61のいずれから発行されたか
を示す番号)がセツトされる。ラツチ218,2
19には、それぞれ、主記憶装置31から読みだ
されたデータ、該データに対応するアクセス要求
発生源番号がセツトされる。変換論理21Aは、
ラツチ219の内容にしたがつて、ラツチ218
内のデータを要求元の装置へ送出する働きをす
る。
拡張記憶装置61には、ラツチ610〜61
3、カウンタ615,616、制御部614、デ
ータ部617、ラツチ618が含まれる。ラツチ
610には、主記憶装置31から読みだされたデ
ータが、ラツチ611には、中央処理装置11か
ら送出される指令(「読みだし」、「書きこみ」等)
が、ラツチ612には、該指令が指定する主記憶
アドレスが、ラツチ613には該指令が指定する
拡張記憶アドレスがセツトされる。カウンタ61
5は、ラツチ612にセツトされたアドレスをカ
ウントアツプする。カウンタ616は、ラツチ6
13にセツトされたアドレスをカウントアツプす
る。データ部617は、データが記憶される部分
であり、アドレスづけされた記憶媒体からなる。
制御部614は、データ部617に対するデータ
の「読みだし」、「書きこみ」を制御する部分であ
る。ラツチ618には、データ部617から読み
だされたデータがセツトされる。
3、カウンタ615,616、制御部614、デ
ータ部617、ラツチ618が含まれる。ラツチ
610には、主記憶装置31から読みだされたデ
ータが、ラツチ611には、中央処理装置11か
ら送出される指令(「読みだし」、「書きこみ」等)
が、ラツチ612には、該指令が指定する主記憶
アドレスが、ラツチ613には該指令が指定する
拡張記憶アドレスがセツトされる。カウンタ61
5は、ラツチ612にセツトされたアドレスをカ
ウントアツプする。カウンタ616は、ラツチ6
13にセツトされたアドレスをカウントアツプす
る。データ部617は、データが記憶される部分
であり、アドレスづけされた記憶媒体からなる。
制御部614は、データ部617に対するデータ
の「読みだし」、「書きこみ」を制御する部分であ
る。ラツチ618には、データ部617から読み
だされたデータがセツトされる。
ここで、主記憶装置と拡張記憶装置のアドレス
づけが問題であるが、本発明では下記のようにす
る。
づけが問題であるが、本発明では下記のようにす
る。
1 主記憶装置と拡張記憶装置は全く別のアドレ
ス空間でアドレスづけされる。すなわち、主記
憶アドレスと拡張記憶装置アドレスの間に相関
はない。
ス空間でアドレスづけされる。すなわち、主記
憶アドレスと拡張記憶装置アドレスの間に相関
はない。
2 主記憶装置はバイト単位でアドレスづけされ
るのに対し、拡張記憶装置は、主記憶装置より
粗くアドレスづけされる。ここでは、仮に4キ
ロバイト単位にアドレスづけされるとする。
るのに対し、拡張記憶装置は、主記憶装置より
粗くアドレスづけされる。ここでは、仮に4キ
ロバイト単位にアドレスづけされるとする。
前項1,2は、従来の方式と以下の点が異な
る。前項1については、従来、外部記憶装置内の
アドレスは、装置の構造上、命令のオペランドデ
ータとして指定できなかつたが、本発明では、命
令のオペランドデータとして指定できるようにし
た点であり、前項2については、従来、主記憶装
置と外部記憶装置との転送の単位はバイト単位で
あつたが、本発明では転送の単位を大きくした点
である。
る。前項1については、従来、外部記憶装置内の
アドレスは、装置の構造上、命令のオペランドデ
ータとして指定できなかつたが、本発明では、命
令のオペランドデータとして指定できるようにし
た点であり、前項2については、従来、主記憶装
置と外部記憶装置との転送の単位はバイト単位で
あつたが、本発明では転送の単位を大きくした点
である。
拡張記憶装置61に対する「読みだし」、「書き
こみ」は以下のようにして行なう。
こみ」は以下のようにして行なう。
第5図に、拡張記憶装置61に対する「読みだ
し」命令、「書きこみ」命令の形式を示す。フイ
ールド70は、命令フイールドであり、「読みだ
し」、「書きこみ」などの命令コードがはいる。フ
イールド71は、第1オペランドフイールドであ
り、汎用レジスタ群112中のいずれかのレジス
タの番号がはいる。フイールド72は、第2オペ
ランドフイールドであり、汎用レジスタ群112
中のいずれかのレジスタの番号がはいる。
し」命令、「書きこみ」命令の形式を示す。フイ
ールド70は、命令フイールドであり、「読みだ
し」、「書きこみ」などの命令コードがはいる。フ
イールド71は、第1オペランドフイールドであ
り、汎用レジスタ群112中のいずれかのレジス
タの番号がはいる。フイールド72は、第2オペ
ランドフイールドであり、汎用レジスタ群112
中のいずれかのレジスタの番号がはいる。
フイールド71で指定された番号の汎用レジス
タには、主記憶アドレスを、フイールド72で指
定された番号の汎用レジスタには、拡張記憶アド
レスを、フイールド72で指定された番号に1を
加えた番号の汎用レジスタには、転送ブロツク数
(1ブロツク=4キロバイトとする)を命令の実
行に先立つて、格納しておかなくてはいけない。
ここで、前項2に従つて、汎用レジスタに格納し
ておく主記憶アドレス、拡張記憶アドレスとも4
キロバイト単位のアドレスでなくてはいけない。
主記憶装置はバイト単位でアドレスづけされてい
るため、主記憶アドレスはバイト単位でもよいよ
うに思えるが、制御の簡単化のため、4キロバイ
ト単位とする。
タには、主記憶アドレスを、フイールド72で指
定された番号の汎用レジスタには、拡張記憶アド
レスを、フイールド72で指定された番号に1を
加えた番号の汎用レジスタには、転送ブロツク数
(1ブロツク=4キロバイトとする)を命令の実
行に先立つて、格納しておかなくてはいけない。
ここで、前項2に従つて、汎用レジスタに格納し
ておく主記憶アドレス、拡張記憶アドレスとも4
キロバイト単位のアドレスでなくてはいけない。
主記憶装置はバイト単位でアドレスづけされてい
るため、主記憶アドレスはバイト単位でもよいよ
うに思えるが、制御の簡単化のため、4キロバイ
ト単位とする。
まず、「読みだし」命令は以下のように実行さ
れる。「読みだし」命令は、拡張記憶装置61中
のデータを、主記憶装置31に転送する命令であ
る。「読みだし」命令は、第6図1に示す形式で
ある。フイールド70には「読みだし」命令を示
す命令コード、フイールド71,72には、汎用
レジスタ群112中のレジスタのレジスタ番号が
示され、仮にそれぞれA1,A2とする。第6図
2に示すように汎用レジスタA1には主記憶装置
31内のアドレスが、汎用レジスタA2には、拡
張記憶装置61内のアドレスが、汎用レジスタ
(A2+1)には、転送ブロツク数が前もつて格
納されている。以下、第4図にしたがつて説明す
る。
れる。「読みだし」命令は、拡張記憶装置61中
のデータを、主記憶装置31に転送する命令であ
る。「読みだし」命令は、第6図1に示す形式で
ある。フイールド70には「読みだし」命令を示
す命令コード、フイールド71,72には、汎用
レジスタ群112中のレジスタのレジスタ番号が
示され、仮にそれぞれA1,A2とする。第6図
2に示すように汎用レジスタA1には主記憶装置
31内のアドレスが、汎用レジスタA2には、拡
張記憶装置61内のアドレスが、汎用レジスタ
(A2+1)には、転送ブロツク数が前もつて格
納されている。以下、第4図にしたがつて説明す
る。
命令レジスタ111Aに「読みだし」命令がセ
ツトされると、デコーダ部111Bが該命令の解
読を行ない、拡張記憶装置61に、読みだし指
令、主記憶アドレス、拡張記憶アドレスを信号8
0を通して送出し、それぞれ、ラツチ611,6
12,613にセツトする。ラツチ611の内容
を見て、制御部614は、読みだし動作を開始す
る。ここで読みだし要求は、主記憶装置31、拡
張記憶装置61の記憶素子のアクセスの単位ごと
に行なわれる。ここでは、仮に、アクセスの単位
を8バイトとする。まず、ラツチ613中の拡張
記憶アドレスで、データ部からデータを読みだ
す、読みだされたデータはラツチ618にセツト
される。制御部614は、ラツチ612中の主記
憶アドレスにラツチ618のデータを書きこむア
クセス要求を作成し、信号82を通して記憶制御
装置21に送出する。前記アクセス要求、主記憶
アドレス、データは、アクセス要求スタツク装置
212にスタツクされた後、アクセス要求優先順
位決定装置213に送出され、該装置で選ばれる
と、ラツチ214,215,216,217にそ
れぞれ、アクセス要求の指令(「書きこみ」)、主
記憶アドレス、データ、アクセス要求発生源番号
(拡張記憶装置61を示す)がセツトされ、主記
憶装置31に送出され、データの書きこみが行な
われる。このようにして、拡張記憶装置61から
主記憶装置31に最初の8バイトのデータが転送
されたことになる。以上のように、1つアクセス
要求が主記憶装置31に送出されると、記憶制御
装置21は、信号81によつて拡張記憶装置61
に、次のアクセス要求を送出することを許可す
る。制御部614は、信号81を受けとると、カ
ウンタ615,616を使つて、ラツチ612,
613の値を8増加させ、それぞれ、次にアクセ
スする主記憶アドレス、拡張記憶アドレスを指す
ようにする。この更新されたラツチ612,61
3の値を用いて、前記の処理を行ない、次の8バ
イトを拡張記憶装置61から主記憶装置31に転
送する。以下同様にして、次々と拡張記憶装置6
1中のデータが主記憶装置31に転送する。
ツトされると、デコーダ部111Bが該命令の解
読を行ない、拡張記憶装置61に、読みだし指
令、主記憶アドレス、拡張記憶アドレスを信号8
0を通して送出し、それぞれ、ラツチ611,6
12,613にセツトする。ラツチ611の内容
を見て、制御部614は、読みだし動作を開始す
る。ここで読みだし要求は、主記憶装置31、拡
張記憶装置61の記憶素子のアクセスの単位ごと
に行なわれる。ここでは、仮に、アクセスの単位
を8バイトとする。まず、ラツチ613中の拡張
記憶アドレスで、データ部からデータを読みだ
す、読みだされたデータはラツチ618にセツト
される。制御部614は、ラツチ612中の主記
憶アドレスにラツチ618のデータを書きこむア
クセス要求を作成し、信号82を通して記憶制御
装置21に送出する。前記アクセス要求、主記憶
アドレス、データは、アクセス要求スタツク装置
212にスタツクされた後、アクセス要求優先順
位決定装置213に送出され、該装置で選ばれる
と、ラツチ214,215,216,217にそ
れぞれ、アクセス要求の指令(「書きこみ」)、主
記憶アドレス、データ、アクセス要求発生源番号
(拡張記憶装置61を示す)がセツトされ、主記
憶装置31に送出され、データの書きこみが行な
われる。このようにして、拡張記憶装置61から
主記憶装置31に最初の8バイトのデータが転送
されたことになる。以上のように、1つアクセス
要求が主記憶装置31に送出されると、記憶制御
装置21は、信号81によつて拡張記憶装置61
に、次のアクセス要求を送出することを許可す
る。制御部614は、信号81を受けとると、カ
ウンタ615,616を使つて、ラツチ612,
613の値を8増加させ、それぞれ、次にアクセ
スする主記憶アドレス、拡張記憶アドレスを指す
ようにする。この更新されたラツチ612,61
3の値を用いて、前記の処理を行ない、次の8バ
イトを拡張記憶装置61から主記憶装置31に転
送する。以下同様にして、次々と拡張記憶装置6
1中のデータが主記憶装置31に転送する。
転送ブロツク数の管理は、命令制御部111が
行なつており、ある決まつたブロツク数ごとに拡
張記憶装置61に転送指示を行なう。命令制御部
111はラツチ612,613の内容を見て、拡
張記憶装置61が指定したブロツク数だけデータ
を転送し終わつたら、次のブロツクを示すアドレ
スをラツチ612,613にセツトして命令を続
行し、第6図2の汎用レジスタ(A2+1)に示
すブロツク数だけデータの転送が終わつたら、命
令を終了する。
行なつており、ある決まつたブロツク数ごとに拡
張記憶装置61に転送指示を行なう。命令制御部
111はラツチ612,613の内容を見て、拡
張記憶装置61が指定したブロツク数だけデータ
を転送し終わつたら、次のブロツクを示すアドレ
スをラツチ612,613にセツトして命令を続
行し、第6図2の汎用レジスタ(A2+1)に示
すブロツク数だけデータの転送が終わつたら、命
令を終了する。
次に、「書きこみ」命令の動作を説明する。
「書きこみ」命令は、主記憶装置31中のデー
タを、拡張記憶装置61に転送する命令である。
「書きこみ」命令の形式は、第6図1,2でフイ
ールド70中の命令コードや「読みだし」から
「書きこみ」に変わつたものである。
タを、拡張記憶装置61に転送する命令である。
「書きこみ」命令の形式は、第6図1,2でフイ
ールド70中の命令コードや「読みだし」から
「書きこみ」に変わつたものである。
命令レジスタ111Aに「書きこみ」命令がセ
ツトされると、デコーダ111Bが該命令の解読
を行ない、拡張記憶装置61に、書きこみ指令、
主記憶アドレスを送出し、信号80を通して、そ
れぞれ、ラツチ611,612,613にセツト
する。ラツチ611の内容を見て、制御部614
は書きこみ動作を開始する。ここで、書きこみ要
求は前記の読みだし要求と同様に8バイト単位に
処理される。制御部614は、ラツチ612の主
記憶アドレスからデータを読みだすアクセス要求
を作成し、信号82を通して、記憶制御装置21
に送出する。前記アクセス要求、主記憶アドレス
は、アクセス要求スタツク装置212にスタツク
された後、アクセス要求優先順位決定装置213
に送出され、該装置で選ばれると、ラツチ21
4,215,217にそれぞれアクセス要求の指
令(「読みだし」)、主記憶アドレス、アクセス要
求発生源番号(拡張記憶装置61を示す)がセツ
トされ、主記憶装置31に送出され、データの読
みだしが行なわれる。主記憶装置31からデータ
が読みだされると、ラツチ218,219にそれ
ぞれ、読みだされたデータ、アクセス要求発生源
番号(拡張記憶装置61を示す)がセツトされ
る。変換論理21Aは、ラツチ219の内容にし
たがつて、ラツチ218中のデータを要求元の拡
張記憶装置61に送出する。拡張記憶装置61は
該データをラツチ610にセツトし、制御部61
4は、ラツチ610内のデータを、データ部61
7の中の、ラツチ613の値で示される拡張記憶
アドレスに書きこむ。同時に、制御部614は、
カウンタ616を使つてラツチ613の値を8増
加させ、次にアクセスする拡張記憶アドレスを指
すようにする。このようにして、主記憶装置31
から、拡張記憶装置61に最初の8バイトのデー
タが転送されたことになる。ここで、記憶制御装
置21は、「読みだし」命令の時と同様に、拡張
記憶装置61からのアクセス要求が、主記憶装置
31に送出されると、信号81によつて、拡張記
憶装置61に、次のアクセス要求を送出すること
を許可する。制御部614は、カウンタ615を
使つて、ラツチ612の値を8増加させ、次にア
クセスする主記憶アドレスを指すようにする。こ
の更新されたラツチ612の値を用いて、前記の
処理を行ない、次の8バイトを主記憶装置31か
ら、拡張記憶装置61に転送する。
ツトされると、デコーダ111Bが該命令の解読
を行ない、拡張記憶装置61に、書きこみ指令、
主記憶アドレスを送出し、信号80を通して、そ
れぞれ、ラツチ611,612,613にセツト
する。ラツチ611の内容を見て、制御部614
は書きこみ動作を開始する。ここで、書きこみ要
求は前記の読みだし要求と同様に8バイト単位に
処理される。制御部614は、ラツチ612の主
記憶アドレスからデータを読みだすアクセス要求
を作成し、信号82を通して、記憶制御装置21
に送出する。前記アクセス要求、主記憶アドレス
は、アクセス要求スタツク装置212にスタツク
された後、アクセス要求優先順位決定装置213
に送出され、該装置で選ばれると、ラツチ21
4,215,217にそれぞれアクセス要求の指
令(「読みだし」)、主記憶アドレス、アクセス要
求発生源番号(拡張記憶装置61を示す)がセツ
トされ、主記憶装置31に送出され、データの読
みだしが行なわれる。主記憶装置31からデータ
が読みだされると、ラツチ218,219にそれ
ぞれ、読みだされたデータ、アクセス要求発生源
番号(拡張記憶装置61を示す)がセツトされ
る。変換論理21Aは、ラツチ219の内容にし
たがつて、ラツチ218中のデータを要求元の拡
張記憶装置61に送出する。拡張記憶装置61は
該データをラツチ610にセツトし、制御部61
4は、ラツチ610内のデータを、データ部61
7の中の、ラツチ613の値で示される拡張記憶
アドレスに書きこむ。同時に、制御部614は、
カウンタ616を使つてラツチ613の値を8増
加させ、次にアクセスする拡張記憶アドレスを指
すようにする。このようにして、主記憶装置31
から、拡張記憶装置61に最初の8バイトのデー
タが転送されたことになる。ここで、記憶制御装
置21は、「読みだし」命令の時と同様に、拡張
記憶装置61からのアクセス要求が、主記憶装置
31に送出されると、信号81によつて、拡張記
憶装置61に、次のアクセス要求を送出すること
を許可する。制御部614は、カウンタ615を
使つて、ラツチ612の値を8増加させ、次にア
クセスする主記憶アドレスを指すようにする。こ
の更新されたラツチ612の値を用いて、前記の
処理を行ない、次の8バイトを主記憶装置31か
ら、拡張記憶装置61に転送する。
以下同様にして、次々と主記憶装置31中のデ
ータが拡張記憶装置61に転送される。
ータが拡張記憶装置61に転送される。
転送ブロツク数の管理については「読みだし」
命令と全く同じである。
命令と全く同じである。
以上の説明で、外部記憶装置51は、デイス
ク、磁気テープなど機械系の動作でアクセスされ
るものであるのに対し、拡張記憶装置61は、半
導体の記憶素子で構成されるものであることを前
提とする。
ク、磁気テープなど機械系の動作でアクセスされ
るものであるのに対し、拡張記憶装置61は、半
導体の記憶素子で構成されるものであることを前
提とする。
前記の外部記憶装置のアクセス時間は、主記憶
装置のアクセス時間に比べ、非常に長いので、従
来の方式のように、入出力動作は入出力処理装置
にまかせ、入出力動作中は、中央処理装置は入出
力から解放するという方式にせざるを得なかつ
た。しかし、近年の半導体の進歩により、高速で
大容量の記憶素子が開発され、アクセス時間が主
記憶装置よりそれほど劣らない、大容量の外部記
憶装置(第3図中の拡張記憶装置61)が実現可
能となつた。そのため、本発明のような、主記憶
装置と外部記憶装置間を直接転送する方式が考案
された。
装置のアクセス時間に比べ、非常に長いので、従
来の方式のように、入出力動作は入出力処理装置
にまかせ、入出力動作中は、中央処理装置は入出
力から解放するという方式にせざるを得なかつ
た。しかし、近年の半導体の進歩により、高速で
大容量の記憶素子が開発され、アクセス時間が主
記憶装置よりそれほど劣らない、大容量の外部記
憶装置(第3図中の拡張記憶装置61)が実現可
能となつた。そのため、本発明のような、主記憶
装置と外部記憶装置間を直接転送する方式が考案
された。
本発明によれば、次の効果がある。
1 転送すべきデータ長を命令の中で指定できる
ため、一回の転送命令の発行で一度に所望のデ
ータ量を転送することが可能となる。
ため、一回の転送命令の発行で一度に所望のデ
ータ量を転送することが可能となる。
2 記憶装置内のアドレスを命令の中で指定でき
るため、従来、入出力処理装置に接続している
使用可能な外部記憶装置の探索、わりつけ、ア
クセス位置決めに要していた時間がなくなる。
るため、従来、入出力処理装置に接続している
使用可能な外部記憶装置の探索、わりつけ、ア
クセス位置決めに要していた時間がなくなる。
3 中央処理装置は、記憶装置と主記憶装置との
間でのデータ転送中にはデータ転送命令により
占有され、データ転送の終了によりデータ転送
命令を終了するため、従来の入出力動作の終結
である入出力割込みに対する後処理にかかつて
いた時間がなくなる。
間でのデータ転送中にはデータ転送命令により
占有され、データ転送の終了によりデータ転送
命令を終了するため、従来の入出力動作の終結
である入出力割込みに対する後処理にかかつて
いた時間がなくなる。
4 以上のことが可能となる為、データ転送命令
の実行の間は中央処理装置が占有されるが、割
込み処理が不要のため、主記憶装置の背後に高
速にアクセス可能な記憶装置を接続するのに適
した構成となる。
の実行の間は中央処理装置が占有されるが、割
込み処理が不要のため、主記憶装置の背後に高
速にアクセス可能な記憶装置を接続するのに適
した構成となる。
5 記憶装置は所望アドレスから所望量のデータ
をアクセス可能であり、計算の性質に応じたメ
モリ管理が可能であるため、大規模な科学計算
等を高速に処理するのに適した計算機システム
を提供することができる。
をアクセス可能であり、計算の性質に応じたメ
モリ管理が可能であるため、大規模な科学計算
等を高速に処理するのに適した計算機システム
を提供することができる。
6 記憶装置はデータ転送命令を受取ると、転送
命令で指定される転送長を所定のデータ長ずつ
に分割し、該分割されたデータ長ずつアクセス
要求を発行しており、記憶制御装置はその分割
されたアクセス要求毎に他のアクセス要求発生
元との優先順位判定をしているため、各アクセ
ス要求の合間に他の入出力処理装置からの低い
優先順位のアクセス要求をも受けることができ
る。
命令で指定される転送長を所定のデータ長ずつ
に分割し、該分割されたデータ長ずつアクセス
要求を発行しており、記憶制御装置はその分割
されたアクセス要求毎に他のアクセス要求発生
元との優先順位判定をしているため、各アクセ
ス要求の合間に他の入出力処理装置からの低い
優先順位のアクセス要求をも受けることができ
る。
7 記憶装置側で主記憶装置のアドレスを発生し
てアクセス要求を発行させ、記憶制御装置(優
先権回路)に入力しているので、中央処理装置
のハード量を増加させることなく、記憶装置を
オプシヨンとするような計算機システムに適し
たシステムを提供することができる。
てアクセス要求を発行させ、記憶制御装置(優
先権回路)に入力しているので、中央処理装置
のハード量を増加させることなく、記憶装置を
オプシヨンとするような計算機システムに適し
たシステムを提供することができる。
第1図は従来の計算機システムを示す図、第2
図は第1図に用いる入出力処理装置の例を示す
図、第3図は本発明に従つた計算機システムを示
す図、第4図は第3図に用いる中央処理装置、記
憶制御装置、拡張記憶装置のそれぞれの構成例を
示す図、第5図は本発明に従つた計算機システム
で用いる命令の形式を示す図、第6図は第5図で
示される命令のうち「読みだし」命令の例を示す
図である。 図において、11……中央処理装置、21……
記憶制御装置、31……主記憶装置、41……入
出力処理装置、51……外部記憶装置、61……
拡張記憶装置。
図は第1図に用いる入出力処理装置の例を示す
図、第3図は本発明に従つた計算機システムを示
す図、第4図は第3図に用いる中央処理装置、記
憶制御装置、拡張記憶装置のそれぞれの構成例を
示す図、第5図は本発明に従つた計算機システム
で用いる命令の形式を示す図、第6図は第5図で
示される命令のうち「読みだし」命令の例を示す
図である。 図において、11……中央処理装置、21……
記憶制御装置、31……主記憶装置、41……入
出力処理装置、51……外部記憶装置、61……
拡張記憶装置。
Claims (1)
- 【特許請求の範囲】 1 中央処理装置と、 主記憶装置と、 中央処理装置の入出力起動命令により起動し、
外部記憶装置と主記憶装置間のデータ転送を行
い、データ転送中は前記中央処理装置を解放し、
前記中央処理装置に割込みでデータ転送の終了を
報告する入出力処理装置と、 前記主記憶装置のアドレス空間とは異なるアド
レス空間を持ち、前記主記憶装置よりも大きな記
憶単位毎にアドレス付けされた記憶装置とを有
し、 前記中央処理装置、前記入出力処理装置及び前
記記憶装置からのアクセス要求のうちの1つを優
先順位により選択して、前記主記憶装置に転送す
る記憶制御装置と、 前記中央処理装置は、前記主記憶装置内のアド
レスと前記記憶装置内のアドレスと転送長とを指
定するデータ転送命令を発行し、 前記記憶装置は、前記データ転送命令を受取る
と、前記転送長を所定のデータ長ずつに分割し、
前記記憶制御装置に対して、該分割されたデータ
長ずつアクセス要求を発行することにより前記入
出力処理装置を介さずに前記主記憶装置との間
で、指定されたアドレスから指定された転送長の
データ転送を行い、 前記中央処理装置は、前記記憶装置と前記主記
憶装置との間でのデータ転送中には前記データ転
送命令により占有され、データ転送の終了により
前記データ転送命令を終了する計算機システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58040676A JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
| GB08327930A GB2136993B (en) | 1983-03-14 | 1983-10-19 | Computer systems with extended storage |
| US06/544,136 US4639862A (en) | 1983-03-14 | 1983-10-21 | Computer system |
| DE19833338329 DE3338329A1 (de) | 1983-03-14 | 1983-10-21 | Computersystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58040676A JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59167761A JPS59167761A (ja) | 1984-09-21 |
| JPH0340868B2 true JPH0340868B2 (ja) | 1991-06-20 |
Family
ID=12587126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58040676A Granted JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4639862A (ja) |
| JP (1) | JPS59167761A (ja) |
| DE (1) | DE3338329A1 (ja) |
| GB (1) | GB2136993B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239339A (ja) * | 1985-04-16 | 1986-10-24 | Fujitsu Ltd | ペ−ジ・デ−タ転送制御方式 |
| JPS6261132A (ja) * | 1985-09-12 | 1987-03-17 | Fujitsu Ltd | デ−タ転送命令制御方式 |
| JPS62115571A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | ベクトルアクセス制御方式 |
| JPS6364144A (ja) * | 1986-09-04 | 1988-03-22 | Hitachi Ltd | 記憶装置間デ−タ転送方式 |
| JPH01147647A (ja) * | 1987-12-03 | 1989-06-09 | Mitsubishi Electric Corp | データ処理装置 |
| JP2965987B2 (ja) * | 1988-02-22 | 1999-10-18 | 株式会社日立製作所 | データ処理システム |
| JP2761506B2 (ja) * | 1988-07-08 | 1998-06-04 | 株式会社日立製作所 | 主記憶制御装置 |
| JP3005626B2 (ja) * | 1988-09-21 | 2000-01-31 | 株式会社日立製作所 | データ処理システムおよびデータ転送方法 |
| FR2644260B1 (fr) * | 1989-03-08 | 1993-10-29 | Nec Corp | Dispositif de commande d'acces en memoire pouvant proceder a une commande simple |
| JPH02234244A (ja) * | 1989-03-08 | 1990-09-17 | Nec Corp | 拡張記憶制御方式 |
| JPH036754A (ja) * | 1989-06-05 | 1991-01-14 | Fujitsu Ltd | データ転送制御方式 |
| US5317707A (en) * | 1989-10-20 | 1994-05-31 | Texas Instruments Incorporated | Expanded memory interface for supporting expanded, conventional or extended memory for communication between an application processor and an external processor |
| JP3102495B2 (ja) * | 1989-12-28 | 2000-10-23 | 株式会社日立製作所 | 仮想記憶管理方法 |
| US5269009A (en) * | 1990-09-04 | 1993-12-07 | International Business Machines Corporation | Processor system with improved memory transfer means |
| US5784701A (en) * | 1995-09-19 | 1998-07-21 | International Business Machines Corporation | Method and system for dynamically changing the size of a hardware system area |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129241A (en) * | 1976-04-21 | 1977-10-29 | Hitachi Ltd | Memory control system |
| JPS5346064A (en) * | 1976-10-08 | 1978-04-25 | Kikusui Electronics | Multiphenomena oscilloscope |
| JPS5621222A (en) * | 1979-07-31 | 1981-02-27 | Casio Comput Co Ltd | Memory extension system |
| JPS56110163A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Logout system |
| JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
| DE3048250C2 (de) * | 1980-12-20 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Schaltunsanordnung zur Übertragung von bytekonfigurierten Informationsblöcken über ein Bussystem mittels Datenpufferregister |
| US4476522A (en) * | 1981-03-09 | 1984-10-09 | International Business Machines Corporation | Programmable peripheral processing controller with mode-selectable address register sequencing |
| JPS57117055A (en) * | 1981-01-14 | 1982-07-21 | Sharp Corp | Memory extension system of microcomputer |
| US4410946A (en) * | 1981-06-15 | 1983-10-18 | International Business Machines Corporation | Cache extension to processor local storage |
| US4479178A (en) * | 1981-07-02 | 1984-10-23 | Texas Instruments Incorporated | Quadruply time-multiplex information bus |
| US4476524A (en) * | 1981-07-02 | 1984-10-09 | International Business Machines Corporation | Page storage control methods and means |
-
1983
- 1983-03-14 JP JP58040676A patent/JPS59167761A/ja active Granted
- 1983-10-19 GB GB08327930A patent/GB2136993B/en not_active Expired
- 1983-10-21 DE DE19833338329 patent/DE3338329A1/de active Granted
- 1983-10-21 US US06/544,136 patent/US4639862A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3338329A1 (de) | 1984-09-20 |
| GB2136993A (en) | 1984-09-26 |
| GB2136993B (en) | 1987-01-21 |
| GB8327930D0 (en) | 1983-11-23 |
| DE3338329C2 (ja) | 1989-10-19 |
| JPS59167761A (ja) | 1984-09-21 |
| US4639862A (en) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530897A (en) | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices | |
| EP1094392B1 (en) | Method and apparatus for interfacing with a secondary storage system | |
| EP0032559B1 (en) | Virtual storage data processing apparatus including i/o | |
| JP2557199B2 (ja) | インターフェース・システムおよび方法 | |
| JPS60176143A (ja) | プログラム呼び出し装置 | |
| JPS59167761A (ja) | 計算機システム | |
| JPS6356754A (ja) | 入出力チヤネル | |
| US5113509A (en) | Method of changing data on disk | |
| WO2026046003A1 (zh) | 数据重放方法、数据处理器、网络接口卡、设备和存储介质 | |
| JP2821345B2 (ja) | 非同期i/o制御方式 | |
| JPH01145770A (ja) | ベクトル処理装置 | |
| JPH0519179B2 (ja) | ||
| JP3260399B2 (ja) | 非同期i/oダイナミックプライオリティチェンジ方式 | |
| JP3206580B2 (ja) | Dmaデータ転送制御方法及び入出力処理装置 | |
| JP2994917B2 (ja) | 記憶システム | |
| JPS61136131A (ja) | 情報処理装置 | |
| JP2735400B2 (ja) | 非同期入出力制御方式 | |
| JPH02239348A (ja) | ディスクキャッシュメモリアクセス方式 | |
| JPH0376505B2 (ja) | ||
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPS6126703B2 (ja) | ||
| JPS59172186A (ja) | キヤツシユ・メモリ制御方式 | |
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPH047757A (ja) | データ管理制御方式 |