JPH0340970B2

JPH0340970B2 -

Info

Publication number: JPH0340970B2
Application number: JP57118497A
Authority: JP
Priority date: 1982-07-09
Filing date: 1982-07-09
Publication date: 1991-06-20
Also published as: JPS5910023A

Description

【発明の詳細な説明】（技術分野）本発明はフイルタの能動RC化によるモノリシ
ツクIC化の際に必要不可欠な高Ｑ特性の得られ
る、ジヤイレータに関するものである。

第１図は従来から高Ｑ特性が得られるとして周
知のアントニオ形ジヤレータである。このジヤイ
レータをμA741相当の演算増幅器により構成して
も、20KHz位までは比較的高Ｑが得られるもので
ある。しかしながら、近年フイルタを含む通信装
置から更に高Ｑの得られるジヤイレータが要望さ
れてきている。この要望に答えられる可能性のあ
るものの一つが、第１図のアントニオ形ジヤレー
タである。以下このアントニオ形ジヤイレータに
ついて説明する。第１図の入力インピーダンスは
OP−AMPの利得関数をそれぞれA₁(S)、A₂(S)と
すると次式で与えられる。

Z_io≒R_p ²／Ｚ１＋Δ_N(A)／１＋Δ_D(A) (1) ここで Δ_N(A)＝（１／A₁＋１／A₂）（１＋Ｚ／R_p）＋２／A₁A₂（１＋Ｚ／R_p） Δ_D(A)＝（１／A₁₊１／A₂）（１＋R_p／Ｚ）＋２／A₁A₂
（１＋ R_p／Ｚ）である。

式(1)よりこのアントニオ形ジヤイレータはOP
−ANPの利得が理想の場合、即ち、A₁＝A₂＝∞
の場合、入力インピーダンスZ_ioは Z_io＝R_p ²／Ｚ (2) となる。ジヤイレータの場合は、Ｚにキヤパシタ
Ｃを用いられ等価インダクタンス値（L_p）はR_p
²Cとなる。またＱは式(2)に於て実数成分がない
ため無限大となる。しかしながら、実際製作する
場合は構成のＲ、Ｃ及びOP−AMPが理想素子で
ないため、有限のＱ及びL_pの設計値からの偏差が
ある。

（発明の課題）本発明の目的はアントニオ形ジヤイレータに於
て、OP−AMPの利得が有限の場合のＱの劣化を
補償することであり、その特徴はジヤイレータを
構成する演算増幅器の入力の間にコンデンサを接
続することにある。

（発明の構成および作用）前述の様にOP−AMPの有限利得によるＱ劣化
を補償するため、第１図の点線で示している様に
OP−AMPの入力端に微少容量ΔC₁、ΔC₂を附加
する。以下このΔC₁、ΔC₂の動作を説明する。
今、このΔC₁、ΔC₂のみの場合(1)のZ_ioは次の様に
なる。

Z_io＝R_p ²／Ｚ１＋Δ_N（ΔC₁）＋Δ_N（ΔC₂）／１＋Δ_D
（ΔC₁）＋Δ_D（ΔC₂）(3) ここで Δ_N（ΔC₂）≒（R_p＋R_p／A₂＋4Z／A₂＋R_p／A₁＋Ｚ／A₁
）SΔC₂ Δ_D（ΔC₂）≒（R_p／A₁＋R_p ²／A₁Z＋2R_p／A₂＋R_p ²／A₂＋R_p ²／A₂Z）SΔC₂ Δ_N（ΔC₁）≒０ Δ_D（ΔC₁）≒（１／A₁＋R_p／A₂＋2R_p ²／A₁Z）SΔC₁ である。

従つて、OP−AMPの有限利得によるＱの劣化
及びL_pの偏りは次式を満足する様にΔC₁、ΔC₂を
決めればよいことになる。式(3)に於て、右辺は回
路が理想的な場合R_p ²／Ｚとなる。従つて、R_p ²／Ｚとの差分が誤差となる。この誤差を小さくするために
は、補償のやり方に応じ次の(4)、(5)、(6)の式のう
ち、どれか満足する必要がある。

C₁のみにより補償した時：１＋Δ_N(A)＋Δ_N（ΔC₁）／１＋Δ_D(A)＋Δ_D（Δ
C₁）→１(4) C₂のみにより補償した時：１＋Δ_N(A)＋Δ_N（ΔC₂）／１＋Δ_D(A)＋Δ_D（
ΔC₂）→１(5) C₁とC₂により補償した時：１＋Δ_N(A)＋Δ_N（ΔC₁）＋Δ_N（ΔC₂）／１＋Δ_D(A)＋
Δ_D（ΔC₁）＋Δ_D（ΔC₂）→１(6) 一例として、式(4)について前述のΔ_N(A)、Δ_D(A)、
Δ_N（ΔC₁）、Δ_D（ΔC₁）を代入して具体的に計算す
ると次の様になる。

Z_io＝R_p ²／Ｚ１＋2S／GB（１＋１／SCR₀）＋2S²／（G
B）²（１＋2S／GB１）／１＋2S²／（GB）²（１＋SCR_p）
＋S²／GB（１＋SCR_p）＋2S／GBΔC₁（１＋R_p＋2SCR_O ²）
(7) ここでA₁≒GB₁／Ｓ、A₂＝GB₂／Ｓとして、更に GB₁＝GB₂＝GBとする。

いま式(7)を級数展開すると次の様になる。

Z_io≒R_p ²／Ｚ｛１＋2S／GB（１／SCR_p−SCR_p）＋2S²
／（GB）²・（１／SCR_p−SCR_p）−SΔC₁／GB（１＋R_p＋
2SCR_p ²）＋4S²／（GB）²（１＋SCR_p）²−4S²／（GB）²（２
＋１／SCR_p＋SCR_p）｝(8) 式(8)から、ΔC₁の効果はZ_ioの実数部のみ、GB
積の影響と反対の符号で常に現われることがわか
る。

最後に本発明の実施例を示す。設計パラメータ
として次の様に選んだ。

Ｌ＝0.55H、R_p＝10KΩ OP−AMP……μA747 試作結果を第２図に示す。第２図１は、ΔC₁＝
ΔC₂＝０（即ちアントニオジヤイレータそのま
ま）、第２図２は本発明の実施後でΔC₁＝ΔC₂＝
100pFとした場合である。

【図面の簡単な説明】

第１図はジヤイレータの回路図、第２図は本発
明によるジヤイレータの実験結果を示す図であ
る。 ΔC₁，ΔC₂……コンデンサ。

Claims

【特許請求の範囲】

１１端が接続された２端子の入力端子及び出力
端子と、入力端子と出力端子の非接地端の間に挿
入される第１の抵抗器と第２の抵抗器と第３の抵
抗器とインピーダンスとの直列回路と、出力端子
の間に挿入される別の抵抗器と、非反転入力を入
力端子の非接地端に接続し反転入力を第２の抵抗
器と第３の抵抗器の結合点に接続し出力を第３の
抵抗器とインピーダンスとの結合点に接続する第
１の演算増幅器と、非反転入力を出力端子の非接
地端に接続し反転入力を第２の抵抗器と第３の抵
抗器との結合点に接続し出力を第１の抵抗器と第
２の抵抗器の結合点に接続する第２の演算増幅器
とを有するジヤイレータにおいて、第１の演算増
幅器の入力の間にコンデンサを接続すると共に第
２の演算増幅器の入力の間に別のコンデンサを接
続して、演算増幅器の制限利得によるＱの劣化を
補償したことを特徴とするジヤイレータ。