JPH0341579A

JPH0341579A - 画像二値化回路

Info

Publication number: JPH0341579A
Application number: JP1177616A
Authority: JP
Inventors: Hiroaki Kimura; 木村　宏晃; Masaki Fuse; 正樹布施; Masatoshi Toda; 正利戸田
Original assignee: Mitsubishi Rayon Co Ltd
Current assignee: Mitsubishi Chemical Corp
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ＣＣＤカメラなどの撮像装置で読み込んだ
画像入力信号を画像処理する前処理として入力信号を二
値化する回路に関する。

【従来の技術］画像処理の前処理である二値化は、濃淡多値画像を白黒
の２値画像に変換する操作であり、画像の二値化信号を
得る手法としては、用いるコンノくレータの種類により
大きく分けて、（イ〉アナログコンパレータを用いる方
法と、（ロ）デジタルコンパレータを用いる方法とがあ
る。

（イ）のアナログコンパレータを用いる方法では、多値
のアナログ画像信号を、ポテンショメータなどにより指
定されたアナログ設定値と比較する場合と、メモリやレ
ジスタ上に記録されたデジタル設定値をＤ／Ａ変換した
アナログ量と比較する場合とがある。

（ロ）のデジタルコンパレータを用いる方法では、Ａ／
Ｄコンバータによりデジタル化されたデジタル画像入力
信号と、予めＣＰＵなどによって書き込まれたしきい値
のメモリやレジスタの内容若しくは、種々の方法でハー
ド的に決定されるデジタルしきい値とを比較する。

上述のようにしきい値と画像信号とを比較して、大小比
較結果信号から二値化信号を得る。すなわち、従来の画
像二値化処理装置では、背景に比べて検出しようとする
被対象物あるいは欠陥や傷が暗くなり、Ａ／Ｄ変換出力
において暗いほどデジタル値が小さくなるときは、デジ
タルコンパレータの入力信号（Ａ）＞Ｌきい値（Ｂ）の
信号の否定によって二値化信号を得ている。もし、検出
しようとする対象物や欠陥が明るい場合、Ａ／Ｄ変換出
力をラッチするときに入力信号を反転すれば同様に二値
化された出力が得られる。

［発明が解決しようとする課題］画像処理において、カメラなどから入力された信号がす
べて処理すべき有意な信号ではなく、照明が十分でない
部分や、対象物の周辺領域・エツジ部分などのように、
欠陥検査などに不用な領域がある０例えば、第５図（ａ
）に示すようにラインＣＣＤなどで得られた１ライン分
の出力は全てが有効な領域ではなく、欠陥などの検査に
は有効でない領域がある。これを、そのまま二値化する
従来の二値化回路では、第５図（ｂ）に示すように有効
検査範囲外でも有意画素であると判断される。

これに対して、例えば、有効検査域以外の領域のしきい
値を最大値にしかつ画像信号（Ａ）　＜Ｌきい値信号（
Ｂ）の否定信号でゲートする二値化回路では、第５図（
Ｃ）に示すように範囲外では、有意画素として検出する
ことはない。

しかしながら、この二値化回路では、しきい値信号Ｂと
デジタル画像信号Ａとが等しい（Ａ＝Ｂ）場合、Ａ＜Ｈ
の否定信号でゲートするので、ＡＢも有意画素と判断し
て、更に、しきい値（Ｂ）を最大または最小の極限値に
しても入力信号が最大または最小の極限値となると有意
画素として検出することとなる。

有効領域だけのデータを取り出す方法としては、二値化
データをウィンドニングする方法が考えられるが、これ
にはウィンド情報用にしきい値メモリとは別のメモリを
必要となる。

また、欠陥検査装置の実際的な使用に際して、照明など
を変更しながら、白／黒検出の選択をする必要があるが
、従来の二値化回路では、ハードウェア的な変更を要し
、容易に二値化回路で選択することができない。

この発明は上述の背景に基づきなされたものであり、そ
の目的とするところは、画像の二値化回路において白か
黒かの検出選択を行うことができ、しかも有効な領域の
みに有意画素を出力させることができる二値化回路を提
供することである。

［課題を解決するための手段］発明者らは、上記課題解決のために種々の研究開発を行
なった結果、有効範囲以外を、しきい値情報を用いてす
べて有意画素としないようにすれば、この発明の目的達
成に有効であることを見い出し、この発明を完成するに
至った。

すなわち、この発明による画像二値化回路は、有効検査
域以外の領域において最大若しくは最小の極限値に設定
された多値のしきい値信号Ｂと、多値のデジタル画像信
号Ａとを比較して画像信号を二値化する回路であって：（１〉前記のしきい値信号（Ｂ）と画像信号（Ａ）とを
比較してＡ＞ＢまたはＡ＜Ｂ、およびＡ＝Ｂの信号を出
力するコンパレータと：（２）コンパレータからの信号
を、Ａ＝Ｂの信号および白／黒検出選択信号によりゲー
トして、有効検査域以外を有意画素としない有意画素判
定手段と：を有することを特徴とするものである。

この発明の好ましい態様において、有意画素判定手段を
、Ａ＝Ｂの信号が送出された場合に有意画素としないも
のとすることができる。

さらに、別の好ましいＳｅｔでは、有意画素判定手段を
、しきい値が極限値に設定された領域で有意画素としな
いものとすることができる。

［作　用］上述の構成からなるこの発明では、以下のように二値化
回路が作動・動作する。

第１図に例示するように、ＣＣＤカメラ６がら画像信号
をＡ／Ｄコンバータ４に入力し、多値デジタル画像信号
に変換する。

一方、しきい値設定手段５では、有効検査域以外の領域
において対象物が明るい場合には最大、対象物が最小の
極限値に設定され、有効検査域では、所定の値に設定さ
れている。

次いで、コンパレータ１では、しきい値設定手段５から
の多値のしきい値信号（Ｂ）と、多値のデジタル画像信
号（Ａ）とを比較して、Ａ＞ＢまたはＡ＜Ｂ、およびＡ
＝Ｂの信号を出力する。

有意画素判定手段２では、コンパレータ１がらの信号、
すなわち、比較結果を、Ａ＝Ｂの信号および、白黒選択
信号３がらの白／黒検出選択信号によりゲートして、例
えば、Ａ＝Ｂの信号が送出された場合に有意画素としな
いと判定し、また、しきい値が極限値に設定された領域
で有意画素としないとものと判定して、有効検査域以外
を有意画素としない。

［実施例］以下に、この発明を実施例に基づき具体的に説明するが
、この発明はその要旨を超えない限り以下の例に限定さ
れるものではない。

第２図に、この発明による二値化回路例のブロック図を
示す。

この態様の回路では、白黒選択やしきい値設定などの回
路全体をＣＰＵバスを介して制御するＣＰＵ２０と、カ
メラなどからのアナログ画像入力信号を増幅するアンプ
２１と、アンプ２１で増幅された信号をデジタル化する
Ａ／Ｄコンバータ４と、画像の背景に相当するデジタル
入力信号を記憶しておき、照明斑あるいは受光素子の感
度斑を補正するための基準値メモリ２２と、基準値メモ
リの内容を読み込みその値から所定の演算を行ったＣＰ
Ｕの結果を記録するしきい値メモリ２３と。

を備える。

さらに、この態様の二値化回路では、メモリ２２と２３
とのアドレスを指定するアドレスカウンタ２４と、この
アドレスカウンタ２４とＡ／Ｄコンバータ４にクロック
を供給するタイミング発生回路２５と、Ａ／Ｄコンバー
タ４からの出力信号Ａとしきい値メモリ２３から読み込
んだしきい値Ｂとを比較するコンパレータ１と、白／黒
検出のどちらを選択するかを指定するレジスタ２６と、
コンパレータ１からの信号が有意画素であるかを判定す
る有意画素判定手段２とを更に備える。

この有意画素判定手段２の回路例の詳細を第３図に示す
、この回路は、白黒選択信号とコンパレータ１からのＡ
＞Ｂ信号とを入力する排他的論理和（エクスクル−シブ
ＯＲ＞論理回路３１と、Ａ＝Ｂ信号を反転するインバー
タ３２と、排他的論理和（ＥＸ−ＯＲ）回路３１とイン
バータ３２との出力信号を入力信号とするＡＮＤゲート
３３とからなる。

この回路の有意画素判定手段は、Ａ＞Ｂの信号と白／黒
検出選択信号との排他的論理和信号を、Ａ＝Ｂの否定信
号でＡＮＤゲートすることのより二値化信号を得、Ａ＝
Ｂの信号が送出された場合に有意画素としない。

この発明では、上記の回路銅以外に、例えは、コバレー
タ１のＡ＞Ｂの信号と白／黒検出選択信号との排他的論
理和信号の否定信号を、Ａ＝Ｂの否定信号でゲートする
ことのより二値化信号を得、Ａ＝Ｂの信号が送出された
場合に有意画素としないとすることもできる。

ついで、有意画素判定手段２の別の回路例の詳細を第４
図に示す、この有意画素判定手段の回路は、しきい値が
極限値に設定された領域で有意画素としないものである
。

この回路は、しきい値がしきい値として表現可能な最大
の極限値をとる場合「１」とするしきい値最大判定回路
４１の出力信号と白黒選択信号とを入力するＮＡＮＤ回
路４２と、しきい値がしきい値として表現可能な最小の
極限値をとる場合「０」とするしきい値最小判定回路４
１°の出力と白黒選択信号とを入力するＯＲ回路４３と
、白黒選択信号とコンパレータ１からのＡ＞Ｂ信号とを
入力する排他的論理和論理回路４４と、排他的論理和論
理回路４４の出力とＡ＝Ｂ信号を入力信号とするＯＲ回
路４５と、回路４２と回路４３と回路４５とからの出力
を入力するＡＮＤゲート４６からなる。

この回路では、Ａ＝Ｂを一応有意画素と判定するが、画
像入力信号Ａがしきい値Ｂより大きいと有意と判定する
白検出の場合、すなわち、白黒選択信号が「１」の場合
、しきい値が最大値に設定されていると回路４１からの
出力が「１」となり、ＮＡＮＤ回路４２からの出力が「
Ｏ」となる、従って、ＡＮＤ回路４６からの出力がｒ　
ＯＪとなり、有効範囲外の入力信号を有意画素としない
。

また、画像入力信号Ａがしきい値Ｂより小さいと有意で
あると判定する黒検出の場合、すなわち、白黒選択信号
がｒＱＪの場合、しきい値が最小値に設定されていると
回路４１°からの出力が「Ｏ」となり、ＮＡＮＤ回路４
３からの出力がｒＱＪとなる。従って、ＡＮＤゲート４
６からの出力が「０」となり、有効範囲外の入力信号を
有意画素としない。

この発明は、この発明の要旨を超えない限り種々の変形
が可能であり、上記の実施例に限定されるものではない
。

例えば、コンパレータ１からの出力として、第３図およ
び第４図に示す実施例ではＡ＞Ｂの信号を用いたが、Ａ
＜Ｂの信号を用いて排他的論理和信号３１および４４の
否定信号をその出力とすることもできる。

［発明の効果］下記の例から実証されるように、この発明による画像二
値化回路により、次の様な効果を奏する。

■　この発明の回路では、白黒選択信号によって、白を
検出するか黒を検出するかを指定することができる。

■　有効な領域のみに有意画素を出力させることができ
、後のｍ像処理を容易にすることができる。

【図面の簡単な説明】

第１図は、この発明の画像二値化回路のブロック図、第
２図は、この発明による画像二値化回路例のブロック図
、第３図および第４図番よ、この実施例の有意画素判定
手段の詳細を示す回路図、第５図は、有意判定の説明図
である。１１．コンパレータ。２１．有意画素判定手段、３０．白黒選択手段、４、、Ａ／Ｄコンバータ、５０．しきい値設定手段、６３．カメラ、２０　、、ＣＰ　Ｕ、２１１．アンプ、２２０．基準値メモリ、２３、、Ｌきい値メモリ、２４１．アドレスカウンタ、５０．タイミング発生回路、６１．白黒選択レジスタ、１９．しきい値最大判定回路、１’、ｌきい値最小判定回路、２、、ＮＡＮＤｌｌｉｉ回路、３　、、ＯＲ回路、４８．排他的論理和回路、５　、、ＯＲ回路、６　、、Ａ　Ｎ　ｌ）ゲート。

Claims

【特許請求の範囲】１、有効検査域以外の領域において極限値に設定された
多値のしきい値信号（Ｂ）と、多値のデジタル画像信号
（Ａ）とを比較して画像信号を二値化する回路において
、該しきい値信号Ｂと該画像信号Ａとを比較してＡ＞Ｂま
たはＡ＜Ｂ、およびＡ＝Ｂの信号を出力するコンパレー
タと、コンレータからの信号を、Ａ＝Ｂの信号および白／黒検
出選択信号によりゲートして、有効検査域以外を有意画
素としない有意画素判定手段と、を有することを特徴と
する画像二値化回路。２、有意画素判定手段が、Ａ＝Ｂの信号が送出された場
合に有意画素としないものである、請求項１記載の画像
二値化回路。３、有意画素判定手段が、しきい値が極限値に設定され
た領域で有意画素としないものである。請求項１記載の画像二値化回路。