JPH0341841A

JPH0341841A - 伝送受信回路

Info

Publication number: JPH0341841A
Application number: JP1175438A
Authority: JP
Inventors: Atsuhiko Suzuki; 敦彦鈴木; Yusaku Himono; 桧物　雄作
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、平衡型伝送システムに使用される受信回路に
関し、特に高信頼性の要求される自動車用の伝送システ
ムに使用される伝送受信回路に関する。

（従来の技術及び解決すべき課題）自動車内のデータ通信においては、データを誤ったり、
データ伝送が出来ないようなことがあった場合、その故
障の内容によっては重大な結果を招くこととなる可能性
がある。しかも、自動車内の環境は、一般的な民生レベ
ルに比べて厳しく、種々の故障が発生する可能性が高い
。このため車両に搭載される伝送装置は、高い信頼性が
要求される。

そこで、自動車内の多重伝送システムにおいては平衡型
の伝送システム即ち、ツイストペア線に互いに相反する
符号を有する信号により駆動するシステムを採用して、
外部からの雑音或いは外部への雑音の減少を図る一方、
伝送線の一方がグランドとショートしたり或いはオープ
ン等の故障が発生した場合でも、２本の線を一種の二重
系とし、残った他方の伝送線により非平衡伝送を行なう
ようにしている。

例えば、差動型伝送線夫々に接続された複数の受信ステ
ップを使用し、プロトコルに特有なビット順序列を検出
し、正しく検出したステップを選択するようにしたもの
（特開昭６４−１２６３３号）が提案されている。しか
しながら、この方式においては、伝送方式の違いにより
ビット順序列の検出が異なるために、受信回路とその順
序列を検出して信号を取り出すロジック回路とを切り離
すことが出来ない。

一方、第５図に示すようなコンデンサによるカップリン
グ方式（特願昭６３−９０１００号）もある。これは、
カップリングコンデンサ２０を介して伝送線Ａ、Ｂに差
動増幅器２１の各入力端子を接続し、当該差動増幅器２
１の出力をレベルシフト回路２２を介して一方の入力端
子にスレショルド電圧ＶＴＲが印加されている比較器２
３の他方の入力端子に接続して構成したものである。こ
のコンデンサによるＡＣ結合方式によれば、カップリン
グコンデンサ２０により直流分をカットするために伝送
線の一側が一定電位に固定された場合でも直流分をカッ
トし、差動増幅器２１により受信可能である。しかも、
プロトコルに拘らず伝送線の何れか一側の故障でも伝送
可能であり、ロジック回路と伝送線とのインターフェー
ス回路の分離が可能である。

しかしながら、かかる方式はカップリングコンデンサ２
０の後に差動増幅器２１を使用し、しかも当該差動増幅
器２１は高速演算増幅器を使用するために低い電圧例え
ば、５Ｖの単一電源で作動させることは技術的に困難で
ある。また、レベルシフト回路２２はカップリングコン
デンサ２０によるＡＣ結合を使用しており、モノリシッ
クＩＣ化することは困難である。

また、第６図に示すように差動増幅器２５の十入力端子
、−入力端子をカップリングコンデンサＣ１、Ｃ２を介
して夫々＋側の伝送線Ａ、−側の伝送線Ｂに接続すると
共に入力端子間にダイオードＤを接続し、−入力端子側
を抵抗Ｒ１を介して電源＋Ｖｃｃに、十入力端子側を抵
抗Ｒ２を介して接地した簡単な回路構成の伝送受信回路
もある。

しかしながら、この受信回路は、スレシュホールド電圧
として、バス間に挿入したダイオードＤの順方向電圧を
利用しているために温度変化の影響を受けやすく、しか
も特定の電圧スレシュレベルでしか応用することが出来
ない。更に、本回路をモノリシックＩＣ化した場合、回
路内の電圧が、グランド（ＧＮＤ）よりも低く、或いは
電源電圧＋Ｖｃｃよりも高くなるようなことがあると、
■Ｃ内で寄生効果が生じたり、接合分離が完全に行なわ
れなかったりする等の問題がある。

本発明は上述の点に鑑みてなされたもので、伝送線の一
側の異常、例えば、オープン、ショート等が発生しても
伝送可能であり、しかも、次段に接続される比較器のス
レッシュレベル（閾値）を自由に設定することができ、
更に、モノリシックＩＣ化に適する伝送受信回路を提供
することを目的とする。

（課題を解決するための手段）上記目的を達成するために本発明によれば、２本の伝送
線により互いに符号の異なる信号の伝送を行なう平衡型
伝送システムの伝送受信回路において、各入力端子が前
記２本の伝送線に各別に接続され、且つオフセット制御
が可能な差動増幅器と、当該差動増幅器の出力を一定の
閾値で比較する比較手段と、一定のバイアス電流が入力
されその出力により前記差動増幅器のオフセットを制御
する積分手段と、前記差動増幅器の出力に応じて前記積
分手段に人力を与える整流手段とを備えた構成としたも
のである。

（作用）差動増幅器の出力電流が負のときには、整流手段を介し
て比較的大きな電流が積分手段に加えられ、その結果当
該積分手段の出力は急速に減少して出力電流は０に近づ
き、平衡状態即ち、積分手段の入力が０に達した時点で
止まる。また、差動増幅器の出力電流が正のときには積
分手段はバイアス電流により徐々に充電され、これに伴
い差動増幅器のオフセットが変化して出力電流が徐々に
減少して平衡状態になった時点で止まる。即ち、差動増
幅器は、人力がどのように固定された場合でも、出力電
流が所定値になるようにオフセットが調整される。

（実施例）以下本発明の一実施例を添付図面に基づいて詳述する。

第１図は本発明の受信回路の基本構成を示し、差動増幅
器１の各入力端子は夫々２本の伝送線Ａ、Ｂに接続され
、出力端子は整流手段２例えば、ダイオードＤＩのカソ
ードとダイオードＤ２のアノードとの接続点に接続され
、ダイオードＤＩのアノードは抵抗Ｒを介して電源＋Ｖ
ｃｃに接続され、ダイオードＤ２のカソードは電流増幅
器３を介して加算点４に接続されている。

ダイオードＤＩと抵抗Ｒ１との接続点は、次段の比較器
５の十入力端子に接続されている。この比較器５の一入
力端子にはレファレンス電圧（閾値’）Ｖ−ｔ−が印加
されている。加算点４にはバイアス電源＋ＶＢが接続さ
れており、微小電流■３が供給されるようになっている
。そして、この加算点４の出力は積分回路５の入力端子
に接続され、当該積分回路５の出力端子は前記差動増幅
器ｌのオフセット入力端子に接続されている。

差動増幅器ｌは、電流出力のものが好ましく、その電流
Ｉ　ＤＩＦの出力方向は、電流Ｉ　ＤＩＦが当該差動増
幅器ｌに流れ込む方向を「正」としている。

差動増幅器１の出力電流Ｉ　ＤＩＦが正のときには、ダ
イオードＤｉに差動電圧に比例した電流が流れて抵抗Ｒ
に電圧を発生させる。反対に差動増幅器ｌの出力電流■
、１．が負のときは、一定時間で微小電流で充電されて
いる積分回路５を、比較的大きな電流即ち、電流増幅器
３により増幅された差動増幅器１の出力電流ＩＤＩＦの
Ｋ（Ｋは電流増幅器の増幅率）倍の電流出力が、差動増
幅器ｌのオフセット電圧制御にフィードバックされる。

以下に作用を説明する。

無信号時すわち、差動増幅器ｌの入力端子が成る一定の
電圧に固定されている時は、当該差動増幅器１は、出力
電流Ｉ　ＤＩＦが正のとき及び負のときとでは動作が異
なる。

差動増幅器ｌの出力電流Ｉ　ＤＩＦが負のときには、当
該電流−Ｉ　ＤＩＦはダイオードＤ２を通り、電流増幅
器３によりに倍に増幅され比較的大きな電流として積分
器５に加算される。この結果、積分回路５の出力が減少
し、これに伴い差動増幅器ｌの出力電流−Ｉ　ＤＩＦが
第２図に示すように急速に減少して０に近づき、平衡状
態（ＩＤＩＦ＝　　ＩＢ／Ｋ）即ち、積分回路５の入力
がＯに達した時点で停止する。

また、差動増幅器１の出力電流ＩＤＩＦが正のときには
、当該出力電流ＩＤＩＦは、電源＋Ｖｃｃから抵抗Ｒ、
ダイオードＤｉを経て当該差動増幅器１に流れ込む。従
って、積分回路５は微小なバイアス電流Ｉｓにより徐々
に充電される。これにより、差動増幅器ｌのオフセット
が徐々に変化し、これに伴い出力電流ｒｏａｒが第２図
に示すように略直線的に減少し、ついには出力電流Ｉ。

１．の符号が反転し、（Ｉ　ｏ＋ｐ　＝　　Ｉ　ａ　／
Ｋ）に達した時点で平衡状態となる。

即ち、差動増幅器Ｉの差動入力の値がどのように固定さ
れた場合でも、その出力電流Ｉ　ＤＩＦが、（Ｉｏ＋ｙ
　＝　　ＩＢ　／Ｋ）となるように、当該差動増幅器ｌ
のオフセットが調整される。

ところで、積分回路５にフィードバックする電流は、差
動増幅器１の出力電流■、１．が正の場合と負の場合と
では大きく異なり、その結果、平衡状態に達するまでの
時間が大きく異なる。しかしながら平衡状態における差
動増幅器ｌの出力電流ＩＤＩＦ　　（＝　　Ｉｎ／Ｋ）
は、極めて小さい値であり、入力電圧の差からすれば非
常に小さいので、略０として差し支えない。

差動増幅器１が平衡状態に達している時に、第３図（ａ
）に示すように、差動増幅器１の正の入力端子に正のパ
ルスが入力した場合、負の端子に負のパルスを入力した
場合、正及び負の入力端子に夫々正及び負のパルスが入
力した場合の抵抗Ｒの両端の電圧Ｖ、との関係は第３図
（ｂ）に示すようになる。即ち、第３図（ｂ）に示すよ
うに平衡状態から差動増幅器１の出力電流１　ｏ＋ｙを
正方向に増加させるパルスを与えると、抵抗Ｒの両端に
パルス電圧に対応した電圧Ｖ、が現れる。

従って、比較器５のレファレンス電圧（閾値）■７．．
を点線で示すように低く設定することによリＶｇ　＞Ｖ
、、とすることができ、比較器６は、伝送線Ａ及びＢ共
にパルスが与えられる場合、伝送線Ａのみにパルスが与
えられる場合、伝送線Ｂのみにパルスが与えられる場合
の何れの場合でも、パルスを再生することが可能となる
。

また、パルスが与えられている間は、積分回路５にはバ
イアス電流Ｉｎが供給されているが、パルス幅が狭く、
差動増幅器１のオフセットを変化させる程大きくはない
。従って、パルス印加時に僅かに変動した差動増幅器ｌ
へのオフセット電圧ｖＦは、第３図（Ｃ）に示すように
パルスオフ時に大きな電流により速やかに平衡状態に復
帰する。従って、パルスのデユーティ比が大きく　（パ
ルスのオン時のオフ時とを比べた比）なっても、オフセ
ット値は殆ど変化しない。

これにより、伝送線Ａ又はＢの何れか一方が、一定電圧
に固定されたり、オープンになったりした場合でも、受
信可能となる。しかも、比較器６のレファレンス電圧Ｖ
、１も自由に設定することができ、これに伴い送信振幅
の設計の自由度が増す。また、差動増幅器１のオフセッ
トがフィードバックされ、常に平衡状態が一定となるた
めに差動増幅器ｌ自体のバラツキも吸収され、生産性も
よくなる。

このように、受信回路を、差動増幅器のオフセットが積
分手段によりフィードバックされていること、差動増幅
器の出力の積分手段へのフィードバックが差動増幅器の
出力の符号により平衡時間に達するまでの時間が異なる
こと及び差動増幅器の出力を一定の電圧と電圧比較する
比較手段を有する回路構成とすることにより、同様の作
動をさせることが可能である。

第３図は第１図に示す基本回路の具体的回路構成を示し
、伝送受信回路１０の差動増幅器を形成するトランジス
タＱ１、Ｑ２の各コレクタは夫々トランジスタＱ３、Ｑ
４の各コレクタに、各エミッタは夫々トランジスタＱ５
、Ｑ６の各コレクタに、ベースはトランジスタＱ９、Ｑ
１０の各エミッタに接続され、各エミッタ間には抵抗Ｒ
１が接続されている。トランジスタＱ５、Ｑ６の各エミ
ッタは線１１に接続され、各ベースはトランジスタＱ７
、Ｑ８の各ベースに接続されている。

トランジスタＱ３．４の各エミッタは線１２に接続され
、ベースは互いに接続され、トランジスタＱ３のコレク
タはベースに接続され、トランジスタＱ４のコレクタは
トランジスタＱ１９のベースに接続されている。トラン
ジスタＱ９、ＱＩＯの各コレクタは線１２に接続されて
おり、各ベースは夫々−入力端子、十入力端子に接続さ
れている。

線１１は電源＋Ｖｃｃに、線１２はアースに接続されて
いる。

トランジスタＱ７、Ｑ８の各エミッタは線１１に、各コ
レクタはトランジスタＱＩＬ　Ｑ１２の各コレクタに接
続されると共に各ベースに接続されている。そして、ト
ランジスタＱ５とＱ６、Ｑ７とＱ８とによりカレントミ
ラー回路が形成される。

トランジスタＱＩＬ　Ｑ１２の各エミッタは定電流源Ｓ
ｌ、Ｓ２を介して線１２に、各ベースはトランジスタＱ
１３、Ｑ１４のエミッタに接続され、ＱＩＬＱ１２の各
エミッタ間には抵抗Ｒ２が接続されていトランジスタＱ
１３、Ｑ１４の各コレクタは線１１に接続され、トラン
ジスタＱ１３のベースには所定の固定電位例えば、電源
電圧＋Ｖｃｃの１／２の電圧（＋Ｖｃｃ／２）が印加さ
れ、トランジスタＱ１４のベースはコンデンサＣの一端
に接続されている。

これらのトランジスタＱ１〜Ｑ１４、抵抗Ｒ１，Ｒ２及
び定電流源Ｓ１．８２等により第１図に示す差動増幅器
ｌに相当する電圧により制御可能な電流出力の差動増回
路１５が形成され、トランジスタＱ９、ＱＩＯのベース
は、夫々−入力端子、十入力端子とされて一側の伝送線
Ｂ、＋側の伝送線Ａに接続される。

トランジスタＱ１５のコレクタは抵抗Ｒ３を介して線１
１に、エミッタはトランジスタＱ１９のベースに、ベー
スはトランジスタＱ１６のベースに接続され、当該トラ
ンジスタＱ１６のコレクタは定電流源Ｓ３の出力端子に
、エミッタはトランジスタＱ１８のベースに接続されて
いる。トランジスタＱ１７のエミッタはトランジスタＱ
１５、Ｑ１６の各ベースに接続され、コレクタは線１１
に、ベースは定電流源Ｓ３の出力端子に接続されている
。

トランジスタＱ１８のコレクタは定電流＃Ｓ３の出力端
子に、エミッタは線１２に接続されており、当該定電流
源Ｓ３の入力端子は線１１に接続されている。そして、
抵抗Ｒ３とトランジスタＱ１５との接続点は比較器６の
一入力端子に接続されている。この比較器６の十の入力
端子にはレファレンス電圧■１８．が印加される。これ
らの抵抗Ｒ２、トランジスタＱ１５〜Ｑ１８、定電流源
Ｓ３等により第１図の抵抗ＲとダイオードＤｉとの整流
回路２に相当する整流回路１６が形成される。

トランジスタＱ１９のコレクタは定電流源Ｓ４の入力端
子に、エミッタは線１２に接続され、定電流源Ｓ４の入
力端子は線１１に接続されている。

このトランジスタＱ１９は第１図のダイオードＤ２と電
流増幅器３に相当する。

コンデンサＣの一端はトランジスタＱ１９と定電流源Ｓ
４との接続点に接続されると共に前記トランジスタＱ１
４のベースに接続され、他端は線１２に接続されている
。これらの定２ｔｔａ　Ｓ　４、トランジスタＱ１９及
びコンデンサＣ等により第１図に示すバイアス電源と積
分回路５に相当する積分回路１７が形成される。

そして、かかる構成の受信回路は、モノリシックＩＣに
より１個のＩＣとして作製される。尚、積分回路１７の
コンデンサＣは外付けされる。

次に作用を説明する。

差動増幅器１５のトランジスタＱｌｌ〜Ｑ１４、定電流
源Ｓｔ、Ｓ２及び抵抗Ｒ３等からなる差動増幅回路は、
トランジスタＱ１３のベースが固定電位（Ｖｃｃ／２）
とされており、トランジスタＱ１４のベースに積分回路
Ｉ７のコンデンサＣから入力された電圧は、トランジス
タＱ１３のベースとの電圧差を、トランジスタＱ７、Ｑ
８に流れる電流ｉ、１２の電流差として与える。更に、
これらの電流１ｔ−、Ｌは、トランジスタＱ７とＱ５、
Ｑ６とＱ８の各カレントミラー回路により差動増幅回路
を形成するトランジスタＱｌ、Ｑ２のエミッタに流れる
。トランジスタＱ５、Ｑ６の電流差は差動増幅器１５の
オフセット電圧として加算される。

また、前記カレントミラー回路によりトランジスタＱ４
のコレクタの出力端子ａに正又は負の電流ＩＤ□を出力
する。

積分回路Ｉ７のコンデンサＣは、定電流源Ｓ４により微
小なバイアス電流Ｉ、が供給されており、電流出力Ｉ　
ＤＩＦが負のとき即ち、差動増幅器１５から電ｍＩＤＩ
Ｆが流れ出す方向のときにはトランジスタＱ７により電
流ＩＤＩＦが当該トランジスタＱ７の電流増幅率ｈ１．
倍されて流れ、積分回路１７のコンデンサＣを放電する
。

差動増幅器１５の出力電流Ｉ　ＤＩＦが正のとき即ち、
当該差動増幅器１５の電流の吸い込みは、トランジスタ
Ｑ１５を通り抵抗Ｒ２に電流を流すことにより電圧に変
換する。この電圧は比較器６に印加される。定電流源Ｓ
１、トランジスタＱ１６〜Ｑ１８はトランジスタＱ１５
のベースに与えるバイアス値であり、好ましくは５３＝
３４、トランジスタＱ１５とＱ１６、Ｑ１７とＱ１８と
の特性を略揃えることにまり差動増幅器１５の出力電流
Ｉ。１．が０の時に、トランジスタＱ１５のエミッタか
ら漏れ出てトランジスタＱ１９のベースを流れ、当該ト
ランジスタＱ１９のコレクタよりコンデンサＣを放電す
る電流が定電流源Ｓ４からのバイアス電流Ｉｎと等しく
なり、正確にＩＤＩＦ＝Ｏに達した時点で平衡状態とな
る。

（発明の効果）以上説明したように本発明によれば、２本の伝送線によ
り互いに符号の異なる信号の伝送を行なう平衡型伝送シ
ステムの伝送受信回路において、各入力端子が前記２本
の伝送線に各別に接続され、且つオフセット制御が可能
な差動増幅器と、当該差動増幅器の出力を一定の閾値で
比較する比較手段と、一定のバイアス電流が入力されそ
の出力により前記差動増幅器のオフセットを制御する積
分手段と、前記差動増幅器の出力に応じて前記積分手段
に入力を与える整流手段とを備えた構成としたので、プ
ロトコル方式に限定されない、且つ伝送線の一側にオー
プン、ショートが発生しても伝送可能な受信回路を、モ
ノリシックＩＣにより容４゜易に構成することが可能となる。更に、差動増幅器の後
段に接続される比較器のスレシュホールド電圧も自由に
設定することが可能となり、受信回路の設計が容易とな
る等の効果がある。

【図面の簡単な説明】

第１図は本発明に係る伝送受信回路の一実施例を示す基
本構成を示すブロック図、第２図は第１図の差動増幅器
の出力電流の変化を示す図、第３図は第２図の信号波形
の一例を示す図、第４図は第１図に示す伝送受信回路の
具体的回路例を示すブロック図、第５図及び第６図は従
来の伝送受信回路を示すブロック図である。１．１５・・・差動増幅器、２．１６・・・整流手段、
３・・・電流増幅器、５．１７・・・積分回路、６・・
・比較器、Ｑｌ−Ｑｌ９・・・トランジスタ、５ｌ−３
４・・・定電流源。

Claims

【特許請求の範囲】

２本の伝送線により互いに符号の異なる信号の伝送を行
なう平衡型伝送システムの伝送受信回路において、各入
力端子が前記２本の伝送線に各別に接続され、且つオフ
セット制御が可能な差動増幅器と、当該差動増幅器の出
力を一定の閾値で比較する比較手段と、一定のバイアス
電流が入力されその出力により前記差動増幅器のオフセ
ットを制御する積分手段と、前記差動増幅器の出力に応
じて前記積分手段に入力を与える整流手段とを備えたこ
とを特徴とする伝送受信回路。