JPS60253341A - デ−タ伝送用送受信回路 - Google Patents
デ−タ伝送用送受信回路Info
- Publication number
- JPS60253341A JPS60253341A JP10855784A JP10855784A JPS60253341A JP S60253341 A JPS60253341 A JP S60253341A JP 10855784 A JP10855784 A JP 10855784A JP 10855784 A JP10855784 A JP 10855784A JP S60253341 A JPS60253341 A JP S60253341A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- transmission
- transistors
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、伝送波形の歪を補償する必要がない程度に短
距離である伝送路において、低速度なディジタルデータ
伝送を行うに適した簡易なデータ伝送用送受信回路に関
するものである。
距離である伝送路において、低速度なディジタルデータ
伝送を行うに適した簡易なデータ伝送用送受信回路に関
するものである。
更に嵯しく述べれば、ニューメディア機器や防災・防犯
機器を含めた家庭内機器の高度化、複合化による家庭の
情報化に対応して、これ°ら家庭情報機器を一元的に収
容し、有機的に結合しようとする家庭内情報通信ネツト
リ−りＨＡ Ｎ （Ｈｏｍｅ’Ａｒｅａ 、Ｉｎｆｏｒ
ｍａｔｉｏｎ Ｎｅｔｗｏｒｋ）の開発Ｏ標準化が進め
られているが、本発明は、かかるＨ Ａ Ｎなどにおい
て用いるに適したデータ伝送用送受信回路に関するもの
である。
機器を含めた家庭内機器の高度化、複合化による家庭の
情報化に対応して、これ°ら家庭情報機器を一元的に収
容し、有機的に結合しようとする家庭内情報通信ネツト
リ−りＨＡ Ｎ （Ｈｏｍｅ’Ａｒｅａ 、Ｉｎｆｏｒ
ｍａｔｉｏｎ Ｎｅｔｗｏｒｋ）の開発Ｏ標準化が進め
られているが、本発明は、かかるＨ Ａ Ｎなどにおい
て用いるに適したデータ伝送用送受信回路に関するもの
である。
具体例を挙げると、列えば家庭において、台所から各部
屋１、支間等の照明の点滅制御を行う場合、家庭内には
りめぐらしたネットワークを利用し、台所にある送信回
路から各部屋等にある受信回路に制御指令をディジタル
データ形式で伝送することになるが、本発明、は、かか
る用途などに適した簡易な送受信回路に関するものと云
える。
屋１、支間等の照明の点滅制御を行う場合、家庭内には
りめぐらしたネットワークを利用し、台所にある送信回
路から各部屋等にある受信回路に制御指令をディジタル
データ形式で伝送することになるが、本発明、は、かか
る用途などに適した簡易な送受信回路に関するものと云
える。
従来、データ伝送と云えば、例えばＬＡＮ（ローカル・
エリア・ネットワーク）の如き、事業所におけるコンピ
ュータ間通信用システムなどを対象とし、比較的長い距
離の伝送路において高速で行うデータ伝送が考えられて
いたので、送受信の間でビット同期を取る必要があり、
そのため高感度でヒステリシス特性を有する差動演算増
幅器、波形歪を補償する波形等止器、クロック抽出を行
うＰＬＬ回路等を必要とし、更に伝送符号形式によって
はクロック抽出が容易なように、伝送データにおける°
０”連続抑圧を行うためのスクランブラ、ディスクラン
ブラを必要としていた。
エリア・ネットワーク）の如き、事業所におけるコンピ
ュータ間通信用システムなどを対象とし、比較的長い距
離の伝送路において高速で行うデータ伝送が考えられて
いたので、送受信の間でビット同期を取る必要があり、
そのため高感度でヒステリシス特性を有する差動演算増
幅器、波形歪を補償する波形等止器、クロック抽出を行
うＰＬＬ回路等を必要とし、更に伝送符号形式によって
はクロック抽出が容易なように、伝送データにおける°
０”連続抑圧を行うためのスクランブラ、ディスクラン
ブラを必要としていた。
また、伝送距離が比較的短く、伝送速度が低速である場
合でも、調歩同期を取り、且つデータ伝送用伝送路に直
流重畳を行うような場合には、直流成分が少なく、出力
電力も少なくて済むデユーティレシオの小さな几Ｚ符号
を伝送符号として用いることが多いが、受信マージンと
してパルス幅を拡張するため、ＲＺ符号の立ち上がりを
トリガにした単安定マルチバイブレータや、単安定マル
チバイブレータへの誤ったトリガを防止するためのノイ
ズフィルタを必要とするなど、送受信回路の構成は複雑
であり、また信頼性を確保するために、高価なものとな
っており、家庭内情報通信ネットワークの如き、きわめ
て短距離がっ低速度でよい伝送路に用いるには、複雑、
高価すぎてそぐわないという欠点をもっていた。
合でも、調歩同期を取り、且つデータ伝送用伝送路に直
流重畳を行うような場合には、直流成分が少なく、出力
電力も少なくて済むデユーティレシオの小さな几Ｚ符号
を伝送符号として用いることが多いが、受信マージンと
してパルス幅を拡張するため、ＲＺ符号の立ち上がりを
トリガにした単安定マルチバイブレータや、単安定マル
チバイブレータへの誤ったトリガを防止するためのノイ
ズフィルタを必要とするなど、送受信回路の構成は複雑
であり、また信頼性を確保するために、高価なものとな
っており、家庭内情報通信ネットワークの如き、きわめ
て短距離がっ低速度でよい伝送路に用いるには、複雑、
高価すぎてそぐわないという欠点をもっていた。
本発明は、上述の如き、従来技術の欠点を除去するため
になされたものであり、従って本発明の目的は、Ｆえば
家庭内情報通信ネットワークの如き、きわめて短距離か
つ低速度の伝送路に対して用いるに適した簡易な低コス
トのデータ伝送用送受信回路を提供することにある。
になされたものであり、従って本発明の目的は、Ｆえば
家庭内情報通信ネットワークの如き、きわめて短距離か
つ低速度の伝送路に対して用いるに適した簡易な低コス
トのデータ伝送用送受信回路を提供することにある。
本発明によるデータ伝送用送受信回路は、電源の一方の
極性（第１の極性）と他方の極性（陪２の極性）との間
に、第１および第２の各トランジスタの直列接続から成
る第１のトランジスタ対と、第３および第４の各トラン
ジスタの直列接続がら成る第２のトランジスタ対とを並
列に接続し、前記１１１１１の対における両トランジス
タ間の接続点（第１のトランジスタ接続点）を第１の通
信端子に、第２の対におけるそれ（落２のトランジスタ
接続点）を第２の通信端子に、それぞれ導き、伝送制＃
ｍ論理回路からの制御出方によって前記第１のトランジ
スタと第４のトランジスタ、または第２のトランジスタ
と第３のトランジスタをオンさせるか、或いは何れのト
ランジスタもオンさせないことにより、前記第１および
第２の各通信端子を介して２値符号或いは３値符号を送
出しうるようにした送信回路と、 前記ｔｌＥｘの通信端子と前記電源のＩＩの極性との間
に、２個の抵抗の直列接続から成る＃１１の抵抗回路を
、また前記第２の通信端子と前記電源の第１の極性との
間に、同じく２個の抵抗の直列接続から成る第２の抵抗
回路を、それぞれ接続し、前記＃！１の抵抗回路におけ
る両抵抗間の接続点（＃１１の抵抗接続点）と第２の抵
抗回路におけるそれ（第２の抵抗接続点）との間に、互
いに逆極性に接続された２つのダイオードから成る回路
の一端と他端を接続すると共に、第５のトランジスタの
ベースを前記第１の抵抗接続点に、第６のトランジスタ
のベースを前記第２の抵抗！Ｉｊ！続点に、それぞれ接
続すると共に、該第５、第６の各トランジスタのエミッ
タはそれぞれ前記電源の第１の極性に接続し、フレフタ
はそれぞれ前記論理回路の信号入力釦に導き、前記第１
の通信端子と第２の通信端子の何れにより高い電位の信
号が受信されるかによって前記第５および第６のトラン
ジスタの何れかをオンさせ、或いは前鴫第１の通信端子
と第２の通信端子に同電位の信号が受信されて第５、＠
６の両７トランジスタをオンさせないことにより、２値
符号或いは３値符号を前記論理回路に取り込み得るよう
にした受信回路と、 の何れか一方、または水力から成ることを特徴とするも
のである◇ 〔発明の実施的〕 次に図を参照して本発明の詳細な説明する０第１図は本
発明の一実施例を示す回路図である。
極性（第１の極性）と他方の極性（陪２の極性）との間
に、第１および第２の各トランジスタの直列接続から成
る第１のトランジスタ対と、第３および第４の各トラン
ジスタの直列接続がら成る第２のトランジスタ対とを並
列に接続し、前記１１１１１の対における両トランジス
タ間の接続点（第１のトランジスタ接続点）を第１の通
信端子に、第２の対におけるそれ（落２のトランジスタ
接続点）を第２の通信端子に、それぞれ導き、伝送制＃
ｍ論理回路からの制御出方によって前記第１のトランジ
スタと第４のトランジスタ、または第２のトランジスタ
と第３のトランジスタをオンさせるか、或いは何れのト
ランジスタもオンさせないことにより、前記第１および
第２の各通信端子を介して２値符号或いは３値符号を送
出しうるようにした送信回路と、 前記ｔｌＥｘの通信端子と前記電源のＩＩの極性との間
に、２個の抵抗の直列接続から成る＃１１の抵抗回路を
、また前記第２の通信端子と前記電源の第１の極性との
間に、同じく２個の抵抗の直列接続から成る第２の抵抗
回路を、それぞれ接続し、前記＃！１の抵抗回路におけ
る両抵抗間の接続点（＃１１の抵抗接続点）と第２の抵
抗回路におけるそれ（第２の抵抗接続点）との間に、互
いに逆極性に接続された２つのダイオードから成る回路
の一端と他端を接続すると共に、第５のトランジスタの
ベースを前記第１の抵抗接続点に、第６のトランジスタ
のベースを前記第２の抵抗！Ｉｊ！続点に、それぞれ接
続すると共に、該第５、第６の各トランジスタのエミッ
タはそれぞれ前記電源の第１の極性に接続し、フレフタ
はそれぞれ前記論理回路の信号入力釦に導き、前記第１
の通信端子と第２の通信端子の何れにより高い電位の信
号が受信されるかによって前記第５および第６のトラン
ジスタの何れかをオンさせ、或いは前鴫第１の通信端子
と第２の通信端子に同電位の信号が受信されて第５、＠
６の両７トランジスタをオンさせないことにより、２値
符号或いは３値符号を前記論理回路に取り込み得るよう
にした受信回路と、 の何れか一方、または水力から成ることを特徴とするも
のである◇ 〔発明の実施的〕 次に図を参照して本発明の詳細な説明する０第１図は本
発明の一実施例を示す回路図である。
同図に示す送受信回路は、送信回路形式をＢＴＬ（Ｂａ
１ａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒｌｅｓ ）回路
形式とし、メタリックペアケーブルＣＡｉ（直流重畳し
ながら平衡伝送を行う場合の送受信回路を示したもので
ある。
１ａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒｌｅｓ ）回路
形式とし、メタリックペアケーブルＣＡｉ（直流重畳し
ながら平衡伝送を行う場合の送受信回路を示したもので
ある。
同図において、Ｑｌ〜Ｑ４はそれぞれ送信用トランジス
タ、Ｃ５及びＣ６はそれぞれ受信用トランジスタ、Ｄｌ
及びＤ２はそれぞれダイオード、Ｒ１及びＲ２＃′ｉ、
受信回路の入力インピーダンス設定用抵抗、Ｒ３及び几
４はそれぞれトランジスタＱ５．Ｑ６のバイアス設定用
抵抗、Ｒ５は受信用トランジスタＱ５．Ｑ６のコレクタ
負荷ｍ抗、 ｐＷは電源、■＋及びＶ、は電ｗｍ子、Ｃ
１及びｃ２ハ交直分離用コンデンサ、ＦＴはパルストラ
ンス、Ｔ１〜Ｔ４はパルストランスＦＴの端子であると
ともに送・受信信号の入出力端子でもある。
タ、Ｃ５及びＣ６はそれぞれ受信用トランジスタ、Ｄｌ
及びＤ２はそれぞれダイオード、Ｒ１及びＲ２＃′ｉ、
受信回路の入力インピーダンス設定用抵抗、Ｒ３及び几
４はそれぞれトランジスタＱ５．Ｑ６のバイアス設定用
抵抗、Ｒ５は受信用トランジスタＱ５．Ｑ６のコレクタ
負荷ｍ抗、 ｐＷは電源、■＋及びＶ、は電ｗｍ子、Ｃ
１及びｃ２ハ交直分離用コンデンサ、ＦＴはパルストラ
ンス、Ｔ１〜Ｔ４はパルストランスＦＴの端子であると
ともに送・受信信号の入出力端子でもある。
ＣＣは伝送制御用論理回路であり、図示せざる手段によ
って該回路ＣＣＫ送信指令を与えると、その送信出力端
子ＴＯｕｔｌ乃至ＴＯｕｔ４に所要の出力が発生し、送
信用トランジスタＱ１〜Ｑ４のオン、オフを制御するよ
うになっている。
って該回路ＣＣＫ送信指令を与えると、その送信出力端
子ＴＯｕｔｌ乃至ＴＯｕｔ４に所要の出力が発生し、送
信用トランジスタＱ１〜Ｑ４のオン、オフを制御するよ
うになっている。
また該論理回路ＣＣに、同じく図示せざる手段によって
受信指令を与えると、該論理回路ＣＣは受信入力端子Ｒ
１ｎを介して受信用トランジスタＱ５、Ｃ６からの受信
符号を取り込み解読するようになっている。
受信指令を与えると、該論理回路ＣＣは受信入力端子Ｒ
１ｎを介して受信用トランジスタＱ５、Ｃ６からの受信
符号を取り込み解読するようになっている。
次に回路動作を説明する。先ず送信回路の動作から説明
する。
する。
送信用トランジスタＱ１〜Ｑ４はＢＴＬ形式の送信回路
を構成しており、伝送制御用論理回路ＣＣからの送信信
号出力によりトランジスタＱｌ。
を構成しており、伝送制御用論理回路ＣＣからの送信信
号出力によりトランジスタＱｌ。
Ｃ４がオンでトランジスタＱ２．Ｑ３がオフの場合には
、 ■＋→Ｑ ｌ−＋Ｔ ｔ→ｌｌＩ ２−＋Ｑ４−＊Ｖｏ
（り５ ；７ ）” ）の回路により、パルストラン
スＰＴの一次側に正方向の電流が流れる。これにより、
該トランスＰＴの二次側にある端子Ｔ３ 、Ｔ４を介し
て、更にはコンデンサＣＩ、Ｃ２を介してケーブルＣＡ
に、６＋レベル”の符号が送出される。
、 ■＋→Ｑ ｌ−＋Ｔ ｔ→ｌｌＩ ２−＋Ｑ４−＊Ｖｏ
（り５ ；７ ）” ）の回路により、パルストラン
スＰＴの一次側に正方向の電流が流れる。これにより、
該トランスＰＴの二次側にある端子Ｔ３ 、Ｔ４を介し
て、更にはコンデンサＣＩ、Ｃ２を介してケーブルＣＡ
に、６＋レベル”の符号が送出される。
同様に、送信用トランジスタＱｌ、Ｑ４がオフでＣ２、
Ｃ３がオンになると、 Ｖ＋−＋Ｑ ａ −＋Ｔ ２−＋Ｔ １ →Ｑ ２＋Ｖ
ｏ （グランド）の回路により、パルストランスＰＴの
一次側に逆方向の電流が流れる。これにより、パルスト
ランスＰＴの二次側にある端子Ｔ３ 、Ｔ４を介して６
−レベル”の符号が送出される。
Ｃ３がオンになると、 Ｖ＋−＋Ｑ ａ −＋Ｔ ２−＋Ｔ １ →Ｑ ２＋Ｖ
ｏ （グランド）の回路により、パルストランスＰＴの
一次側に逆方向の電流が流れる。これにより、パルスト
ランスＰＴの二次側にある端子Ｔ３ 、Ｔ４を介して６
−レベル”の符号が送出される。
このようにして、複流２値符号の送出が可能となる。ま
た、トランジスタＱ１〜Ｑ４を全てオフにすれば、この
状態がハイ・インピーダンスの６０”に相当することに
なり、結局士レベルの”１′とハイインピーダンスの０
”とにょる３値符号の送出が可能となる。電源電圧を５
（Ｖ）、パルス−トランスＰＴの巻数比′を１＝１とし
、ｍカトランジスタＱｌ〜Ｑ４の飽和電圧及びパルスト
ランスＰＴの伝送損失を無視すれば、±５〔ｖ〕の送出
レベルを得ることができる。
た、トランジスタＱ１〜Ｑ４を全てオフにすれば、この
状態がハイ・インピーダンスの６０”に相当することに
なり、結局士レベルの”１′とハイインピーダンスの０
”とにょる３値符号の送出が可能となる。電源電圧を５
（Ｖ）、パルス−トランスＰＴの巻数比′を１＝１とし
、ｍカトランジスタＱｌ〜Ｑ４の飽和電圧及びパルスト
ランスＰＴの伝送損失を無視すれば、±５〔ｖ〕の送出
レベルを得ることができる。
パルストランスＰＴの送受信回路側巻線の両端子Ｔｌ、
Ｔ２をそれぞれ入力インピーダンス設定用抵抗孔１．Ｒ
２を介して、互いに逆向きに接続されたシリコンダイオ
ードＤＩ、Ｄ２の両端及びＮＰＮ形）ランジスタＱ５．
Ｑ６の各ベースにそれぞれ接続し、両ダイオードＤＩ
、Ｄ２の接続点及び両トランジスタＱ５＃Ｑ６の各エミ
ッタをグランド電位の端子Ｖｏに接続することにより、
ダイオードブリッジを構成し、比較的簡単な受信回路を
得ることができる。
Ｔ２をそれぞれ入力インピーダンス設定用抵抗孔１．Ｒ
２を介して、互いに逆向きに接続されたシリコンダイオ
ードＤＩ、Ｄ２の両端及びＮＰＮ形）ランジスタＱ５．
Ｑ６の各ベースにそれぞれ接続し、両ダイオードＤＩ
、Ｄ２の接続点及び両トランジスタＱ５＃Ｑ６の各エミ
ッタをグランド電位の端子Ｖｏに接続することにより、
ダイオードブリッジを構成し、比較的簡単な受信回路を
得ることができる。
次に受信回路の動作を説明する。ケーブルＣＡにより伝
送されてきた符号（電流パルス）がコンデンサｃ１．ｃ
２を介し、パルストランスＰＴを介して取り込まれた結
果、パルストランス巻線の一端Ｔ１が他端Ｔ２より高電
位になった場合（この場合、十レベルの′１″が受信さ
れたものとする）、トランジスタＱ５０ペース・エミッ
タ間とダイオードＤ２を順方向にバイアスするのでトラ
ンジスタＱ５がオンとなり、 Ｔ１→几１→Ｑ５→Ｄ２→Ｔ２ の回路が出来、トランジスタＱ５のコレクタから電位変
化が取り出され、伝送制御用論理回路ＣＣのＲｉｎ端子
に取り込まれる。
送されてきた符号（電流パルス）がコンデンサｃ１．ｃ
２を介し、パルストランスＰＴを介して取り込まれた結
果、パルストランス巻線の一端Ｔ１が他端Ｔ２より高電
位になった場合（この場合、十レベルの′１″が受信さ
れたものとする）、トランジスタＱ５０ペース・エミッ
タ間とダイオードＤ２を順方向にバイアスするのでトラ
ンジスタＱ５がオンとなり、 Ｔ１→几１→Ｑ５→Ｄ２→Ｔ２ の回路が出来、トランジスタＱ５のコレクタから電位変
化が取り出され、伝送制御用論理回路ＣＣのＲｉｎ端子
に取り込まれる。
ケーブルＣＡにより伝送されてきた符号がパルストラン
スＰＴを介して取り込まれた結果、上記とは逆に、端子
Ｔ１が端子Ｔ２より低電位となった場合（この場合、−
レベルの１１″が受信されたものとする）、トランジス
タＱ６のベース・エミッタ間とダイオードＤｌｔ−順方
向にバイアスするのでトランジスタＱ６がオンとなり、
Ｔ２→几２→Ｑ６→Ｄ１→’ｒ１ の回路が出来、トランジスタＱ６のコレクタかう電位変
化が取り出され、伝送制御用論理回路ＣＣのＲｉｎ端子
に取り込まれる。
スＰＴを介して取り込まれた結果、上記とは逆に、端子
Ｔ１が端子Ｔ２より低電位となった場合（この場合、−
レベルの１１″が受信されたものとする）、トランジス
タＱ６のベース・エミッタ間とダイオードＤｌｔ−順方
向にバイアスするのでトランジスタＱ６がオンとなり、
Ｔ２→几２→Ｑ６→Ｄ１→’ｒ１ の回路が出来、トランジスタＱ６のコレクタかう電位変
化が取り出され、伝送制御用論理回路ＣＣのＲｉｎ端子
に取り込まれる。
このようにして、士レベルの受信信号（符号）を両波整
流して受信することが出来る。すなわち、十しベルの１
１″を受信すると、トランジスタ□Ｑ５、Ｑ６の何れか
がオンとなり、０′を受信するとトランジスタＱ５＃Ｑ
６が共にオフとなるので、トランジスタＱ５とＱ６のコ
レクタ同士を接続しただけの図示のようなワイヤード・
オア田カから簡単に単流２．値符号を得て論理回路ｃｃ
の几ｉｒ端子に取り込むことができる。
流して受信することが出来る。すなわち、十しベルの１
１″を受信すると、トランジスタ□Ｑ５、Ｑ６の何れか
がオンとなり、０′を受信するとトランジスタＱ５＃Ｑ
６が共にオフとなるので、トランジスタＱ５とＱ６のコ
レクタ同士を接続しただけの図示のようなワイヤード・
オア田カから簡単に単流２．値符号を得て論理回路ｃｃ
の几ｉｒ端子に取り込むことができる。
３値符号のＡＭＩ （バイポーラ符号）を受信する場合
には、トランジスタＱｓとＱ６のコレクタ同士を接続す
るのでなく、別個に分離して、それぞれを独立に論理回
路ＣＣに取り込む（従って几１ｎ端子も２個必要になる
）ようＫして、十レベルの５１”と−レベルの′１”を
識別し、かつ両トランジスタＱ５ 、Ｑ６がオフの場合
、″θ″受信として識別するようにすればよい。
には、トランジスタＱｓとＱ６のコレクタ同士を接続す
るのでなく、別個に分離して、それぞれを独立に論理回
路ＣＣに取り込む（従って几１ｎ端子も２個必要になる
）ようＫして、十レベルの５１”と−レベルの′１”を
識別し、かつ両トランジスタＱ５ 、Ｑ６がオフの場合
、″θ″受信として識別するようにすればよい。
なお、論理回路ＣＣにおける論理処理の都合によっては
ｓ ｇｉｎ端子にインバータを接続し、トランジスタＱ
５ 、Ｑ６のコレクタ出方を該インバータにより反転さ
せてから論理回路ｃｃに取り込んでもよいことは勿論で
ある。
ｓ ｇｉｎ端子にインバータを接続し、トランジスタＱ
５ 、Ｑ６のコレクタ出方を該インバータにより反転さ
せてから論理回路ｃｃに取り込んでもよいことは勿論で
ある。
次に、送信動作中に受信が生じるという送受信の衝突現
象が発生したとき、これを検出するという送受信の衝突
＆！田機能を本発明による送受信回路は備えているので
、以下、これについて説明する。
象が発生したとき、これを検出するという送受信の衝突
＆！田機能を本発明による送受信回路は備えているので
、以下、これについて説明する。
第１図において、送信用トランジスタＱｌ〜Ｑ４がとも
にオフで”０”を送出している場合、受信用トランジス
タＱ５．Ｑ６は他の図示せざる送信回路からの士レベル
の′ｌ”を受信できるので、このようにして送信動作中
に受信動作が起きることがある。このことを判別した伝
送ｍ御用論理回路ＣＣは、送受信の衝突があったことを
知り、送信回路の送信ｌ１２１炸７ｃ以後停止し、受信
動作のみを続けることができる。
にオフで”０”を送出している場合、受信用トランジス
タＱ５．Ｑ６は他の図示せざる送信回路からの士レベル
の′ｌ”を受信できるので、このようにして送信動作中
に受信動作が起きることがある。このことを判別した伝
送ｍ御用論理回路ＣＣは、送受信の衝突があったことを
知り、送信回路の送信ｌ１２１炸７ｃ以後停止し、受信
動作のみを続けることができる。
更にｍ１図に示した送受信回路では、送信用トランジス
タＱｌ、Ｑ４がオンの場合、同時にトランジスタＱ５が
オンとなり〜、またトランジスタ。
タＱｌ、Ｑ４がオンの場合、同時にトランジスタＱ５が
オンとなり〜、またトランジスタ。
２ ＃ Ｑ ３がオンの場合トランジスタ。６がオンと
なるので、受信回路によって送信信号のモニタを行なう
こともできる。
なるので、受信回路によって送信信号のモニタを行なう
こともできる。
この場合、最低受信レベルは、トランジスタ。
５、Ｃ６０ベース・エミッタ間及びダイオードＤ１．Ｄ
２の順方向降下電圧をＶｂｅとすると、２■ｂｅ以上必
要になるが、受信動作の安定性確保やノくイアス調節の
ためＫｉｔ 、Ｒ２より大きな抵抗Ｒ３゜Ｒ４をトラン
ジスタＱ５．Ｑ６のベース・エミッタ間にそれぞれ接続
すると、最低受信レベルは２■ｂｅ〜４■ｂｅの範囲内
となる。Ｖｂｅ ＝ ０．７（Ｖ）とすると、最低受信
レベルが４ｖｂｅ＝２．５（Ｖ）の場合、５〔ｖ〕の送
信レベルに対して最大許容伝送損失は約５（ｄＢ）とな
る０ また、ダイオードＤＩ、Ｄ２に順方向降下電圧が例えば
０．２（Ｖ）と低いショットキーダイオードを用いれば
、最大許容伝送損失を約９（ｄＢ）とすることができ、
伝送速度が数１０Ｃｋｂ／ｓ）以下、伝送距離が数１０
１００（以下に用いる場合では、本発明の受信回路は充
分実用に供しうる。
２の順方向降下電圧をＶｂｅとすると、２■ｂｅ以上必
要になるが、受信動作の安定性確保やノくイアス調節の
ためＫｉｔ 、Ｒ２より大きな抵抗Ｒ３゜Ｒ４をトラン
ジスタＱ５．Ｑ６のベース・エミッタ間にそれぞれ接続
すると、最低受信レベルは２■ｂｅ〜４■ｂｅの範囲内
となる。Ｖｂｅ ＝ ０．７（Ｖ）とすると、最低受信
レベルが４ｖｂｅ＝２．５（Ｖ）の場合、５〔ｖ〕の送
信レベルに対して最大許容伝送損失は約５（ｄＢ）とな
る０ また、ダイオードＤＩ、Ｄ２に順方向降下電圧が例えば
０．２（Ｖ）と低いショットキーダイオードを用いれば
、最大許容伝送損失を約９（ｄＢ）とすることができ、
伝送速度が数１０Ｃｋｂ／ｓ）以下、伝送距離が数１０
１００（以下に用いる場合では、本発明の受信回路は充
分実用に供しうる。
なお、＃！１図において、伝送路に直流重畳する場合、
交直分離用コンデンサとしてはＣ１或いはＣ２の一方の
みを接続するだけでも良い。勿論、直流重畳をしない場
合は交直分離用コンデンサＣＩ、Ｃ２祉ともに不要であ
る。
交直分離用コンデンサとしてはＣ１或いはＣ２の一方の
みを接続するだけでも良い。勿論、直流重畳をしない場
合は交直分離用コンデンサＣＩ、Ｃ２祉ともに不要であ
る。
第２図は、第１図に示した送受信回路と伝送路としての
ケーブルＣＡの間をパルストランスヲ介在させることな
しに、コンデンサＣ１、Ｃ２で結合した場合の実施例を
示している。
ケーブルＣＡの間をパルストランスヲ介在させることな
しに、コンデンサＣ１、Ｃ２で結合した場合の実施例を
示している。
また第３図は、パルストランスもコンデンサも介在させ
ずに、送受信回路とケーブルＣＡＯ間を直結した実施例
を示している。
ずに、送受信回路とケーブルＣＡＯ間を直結した実施例
を示している。
第２図及び第３図にそれぞれ示した各実施例の送受信動
作は、゛第１図に示した実施列のそれと同様であるが、
ＢＴＬ回路形式の送信回路ではパルストランスがなくて
も差動平衡出力が可能であり、大きな同相成分除去比や
完全な絶縁分離が不要な場合は、＠２図に示すように送
受信回路と伝送路の間をコンデンサで結合したり、更に
伝送路に直流重畳が不要な場合には第３図に示すように
直結にすることもできる。
作は、゛第１図に示した実施列のそれと同様であるが、
ＢＴＬ回路形式の送信回路ではパルストランスがなくて
も差動平衡出力が可能であり、大きな同相成分除去比や
完全な絶縁分離が不要な場合は、＠２図に示すように送
受信回路と伝送路の間をコンデンサで結合したり、更に
伝送路に直流重畳が不要な場合には第３図に示すように
直結にすることもできる。
嬉２図において、直流重畳した伝送路と送受信回路の間
をコンデンサにより単に交直分離を行う場合、Ｃ１或い
はＣ２の一方のみを接続するだけでも良い。
をコンデンサにより単に交直分離を行う場合、Ｃ１或い
はＣ２の一方のみを接続するだけでも良い。
なお、第１図〜第３図の各実施例において、受信用トラ
ンジスタＱ５とＣ６のベース・エミッタ間にそれぞれコ
ンデンサを付加すれば、より耐雑音性を向上させること
ができる。また、先にも述べたようにトランジスタＱ５
とＣ６のコレクタ出力を個別に取り出せば、バイオレー
ションをかけられたλＭＩ符号や複流２値符号の十レベ
ルを個別に横用することもできる。
ンジスタＱ５とＣ６のベース・エミッタ間にそれぞれコ
ンデンサを付加すれば、より耐雑音性を向上させること
ができる。また、先にも述べたようにトランジスタＱ５
とＣ６のコレクタ出力を個別に取り出せば、バイオレー
ションをかけられたλＭＩ符号や複流２値符号の十レベ
ルを個別に横用することもできる。
以上説明したように、本発明によれば、短い距離の伝送
路を低速度でデータ伝送を行うための送受信回路を、波
形歪の補償を不要として、トランジスタ数個程度で構成
できるので、送受信回路を個別部品で構成した場合でも
そのコストを安価にでき、伝送制御回路と共にＩＣ化を
図る場合にも適しているという利点が本発明による送受
信回路にはある。
路を低速度でデータ伝送を行うための送受信回路を、波
形歪の補償を不要として、トランジスタ数個程度で構成
できるので、送受信回路を個別部品で構成した場合でも
そのコストを安価にでき、伝送制御回路と共にＩＣ化を
図る場合にも適しているという利点が本発明による送受
信回路にはある。
第１図は本発明の一実施例を示す回路図、第２図、第３
図はそれぞれ本発明の他の実施例を示す回路図、である
。 符号説明 Ｑｌ〜Ｑ７・・・・・・トランジスタ、Ｄｌ及びＤ２・
・・・・・ダイオード、Ｒ１−Ｒ５・・・・・・抵抗、
Ｃ１及びＣ２・・・・・・コンデンサ、 ＰＷ・・・・
・・電源、■十人−びＶ。 ・・・・・・電源ｍ子、ＰＴ・・曲パルストランス、Ｔ
ｌ〜Ｔ４・・・・・・パルストランスの端子であるとと
もに送受信信号の入出力端子、ＣＣ・・間伝送制御用論
理回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
図はそれぞれ本発明の他の実施例を示す回路図、である
。 符号説明 Ｑｌ〜Ｑ７・・・・・・トランジスタ、Ｄｌ及びＤ２・
・・・・・ダイオード、Ｒ１−Ｒ５・・・・・・抵抗、
Ｃ１及びＣ２・・・・・・コンデンサ、 ＰＷ・・・・
・・電源、■十人−びＶ。 ・・・・・・電源ｍ子、ＰＴ・・曲パルストランス、Ｔ
ｌ〜Ｔ４・・・・・・パルストランスの端子であるとと
もに送受信信号の入出力端子、ＣＣ・・間伝送制御用論
理回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
Claims (1)
- 【特許請求の範囲】 １）電源の一方の極性（第１の極性）と他方の極性（＃
Ｉ２の極性）との間に、＠１および第２の各トランジス
タの直列接続から成るＩＩＩのトランジスタ対と、第３
および第４の各トランジスタの直列接続から成る＃！２
のトランジスタ対とを並列に接続し、前記＃！１の対に
おける両トランジスタ間の接続点（第１のトランジスタ
接続点）を第１６通信端子に、第２の対におけるそれ（
第２のトランジスタ接続点）を＃！２の通信端子に、そ
れぞれ導き、伝送制御用論理回路からの制御出力によ八
。 って前記第１のトランジスタと第４のトランジスタ、ま
たは第２のトランジスタと第３のトランジスタをオンさ
せるか、或いは何れのトランジスタもオンさせないこと
により、前記第１および第２の各通信端子を介して２値
符号或いは３値符号を送出しうるようにした送信回路と
、 前記第１の通信端子と前記電源の喧１の極性との間に、
２個の抵抗の直列接続から成る第１の抵抗回路を、また
前記第２の通信端子と前記電源の第１の極性との間に、
同じく２個の抵抗の直列接続から成る第２の抵抗回路を
、それぞれ接続し、前記Ｈ１の抵抗回路における両抵抗
間の接続点（第１の抵抗接続点）とｆＭ２の抵抗回路に
おけるそれ（第２の抵抗接続点）との間に、互いに逆極
性に接続された２つのダイオードから成る回路の一端と
他端を接続すると共に、第５のトランジスタのベースを
前記第１の抵抗接続点に、第６のトランジスタのペース
を前記第２の抵抗接続点に、それぞれ接続すると共に、
該第５、嬉６の各トランジスタのエミッタはそれぞれ前
記電源の陪１の極性に接続し、コレクタはそれぞれ前記
論理回路の信号入力側に導き、前記第１の通＠端子と第
２の通信端子の何れにより高い電位の信号が受信される
かによって前記第５および第６のトランジスタの何れか
をオンさせ、或いは前記第１の通信端子と第２の通信端
子に同電位の信号が受信されて陪５、第６の両トランジ
スタをオンさせないことにより、２値符号或いは３値符
号を前記論理回路に取り込み得るようにした受信回路と
、 の何れか一方、または双方から成ることを特徴とするデ
ータ伝送用送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10855784A JPS60253341A (ja) | 1984-05-30 | 1984-05-30 | デ−タ伝送用送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10855784A JPS60253341A (ja) | 1984-05-30 | 1984-05-30 | デ−タ伝送用送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60253341A true JPS60253341A (ja) | 1985-12-14 |
Family
ID=14487844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10855784A Pending JPS60253341A (ja) | 1984-05-30 | 1984-05-30 | デ−タ伝送用送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60253341A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193746A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 平衡ケ−ブル用送信装置 |
| JPS6451745A (en) * | 1987-08-22 | 1989-02-28 | Nitsuko Ltd | Data reception circuit |
| JPH02500155A (ja) * | 1987-07-07 | 1990-01-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 情報の導電分離伝送用装置 |
-
1984
- 1984-05-30 JP JP10855784A patent/JPS60253341A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193746A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 平衡ケ−ブル用送信装置 |
| JPH02500155A (ja) * | 1987-07-07 | 1990-01-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 情報の導電分離伝送用装置 |
| JPS6451745A (en) * | 1987-08-22 | 1989-02-28 | Nitsuko Ltd | Data reception circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822426A (en) | Balanced hybrid circuit | |
| US4734919A (en) | Circuit for serial data communication and power transmission | |
| US4041252A (en) | Transformerless two-wire/four-wire hybrid with DC sourcing capability | |
| JPH04290368A (ja) | 給電伝送システム | |
| US4716358A (en) | Constant current circuits | |
| JP2000315923A (ja) | バースト光受信回路 | |
| EP0273630A2 (en) | Improved line receiver | |
| JPS63155931A (ja) | デジタル信号伝送回路 | |
| JPS60253341A (ja) | デ−タ伝送用送受信回路 | |
| JPS59133758A (ja) | ラインレシ−バなどと共に使用する電圧オフセツト回路 | |
| US4595802A (en) | Hybrid circuit | |
| JPH03195236A (ja) | 平衡伝送送信回路 | |
| US4156854A (en) | Differential amplifier balancing system | |
| US10826373B2 (en) | Current pulse transformer for isolating electrical signals | |
| JPS60253343A (ja) | デ−タ伝送用送受信回路 | |
| US3983324A (en) | Full duplex driver/receiver | |
| JPS60253342A (ja) | デ−タ伝送用送受信回路 | |
| US3597733A (en) | Cable receiver | |
| US3369075A (en) | Transmission system for direct current level binary data | |
| GB2025737A (en) | Arrangement for applying a signal to atransmission line | |
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JPS6033643Y2 (ja) | 半二重ディジタル通信装置 | |
| JPS6333755B2 (ja) | ||
| JP2618683B2 (ja) | インターホンシステム | |
| JPH0122776B2 (ja) |