JPH0342727B2 - - Google Patents
Info
- Publication number
- JPH0342727B2 JPH0342727B2 JP59109250A JP10925084A JPH0342727B2 JP H0342727 B2 JPH0342727 B2 JP H0342727B2 JP 59109250 A JP59109250 A JP 59109250A JP 10925084 A JP10925084 A JP 10925084A JP H0342727 B2 JPH0342727 B2 JP H0342727B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- diode
- terminal
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は、音響機器のALC（自動レベル調整
回路）等に使用されるボリユウム回路に関する。
回路）等に使用されるボリユウム回路に関する。
ALC用のボリユウム回路の基本型として第１
図に示す回路が使用される。この回路は、ベース
に定電圧VBが加えられるトランジスタＱ１と、
カレントミラー回路を形成するトランジスタＱ
２，Ｑ３、トランジスタＱ１のエミツタと回路端
子１間に接続されるダイオードｄと、定電流回路
２とから構成されており、定電流回路２に制御信
号CSを入力して、電流IOを制御して回路端子１
から回路側をみた抵抗値を変化するようにしてい
る。
図に示す回路が使用される。この回路は、ベース
に定電圧VBが加えられるトランジスタＱ１と、
カレントミラー回路を形成するトランジスタＱ
２，Ｑ３、トランジスタＱ１のエミツタと回路端
子１間に接続されるダイオードｄと、定電流回路
２とから構成されており、定電流回路２に制御信
号CSを入力して、電流IOを制御して回路端子１
から回路側をみた抵抗値を変化するようにしてい
る。
第１図に示した基本型回路に対して、従来一般
的に第２図に示す回路が使用されている。この回
路は第１図の回路と相違して、トランジスタＱ１
のエミツタと定電流回路２間にｎ−１個のダイオ
ードｄが直列に接続され、さらに回路端子１と定
電流回路２間にｎ個のダイオードｄが接続されて
いる。
的に第２図に示す回路が使用されている。この回
路は第１図の回路と相違して、トランジスタＱ１
のエミツタと定電流回路２間にｎ−１個のダイオ
ードｄが直列に接続され、さらに回路端子１と定
電流回路２間にｎ個のダイオードｄが接続されて
いる。
今、この回路において回路端子１，１′間の電
圧をＶ１、流入する電流Ｉ１とすると、回路端子
１，１′から回路側をみた抵抗値ｒは、 ｒ＝∂V1／∂I1＝（１＋expV1／nVT）2／expV1／nVT・n
VT／２・I0 -1 ただしVT＝KT／ｑ〔Ｖ〕 Ｋ：ボルツマン定数、 Ｔ：絶対温度、 ｑ：電荷、 で表せ、電圧変化ΔVが小さいとき、 ｒ＝2nVT0 -1 となる。この式より、電流I0を制御することによ
り、抵抗値ｒを可変とできる。
圧をＶ１、流入する電流Ｉ１とすると、回路端子
１，１′から回路側をみた抵抗値ｒは、 ｒ＝∂V1／∂I1＝（１＋expV1／nVT）2／expV1／nVT・n
VT／２・I0 -1 ただしVT＝KT／ｑ〔Ｖ〕 Ｋ：ボルツマン定数、 Ｔ：絶対温度、 ｑ：電荷、 で表せ、電圧変化ΔVが小さいとき、 ｒ＝2nVT0 -1 となる。この式より、電流I0を制御することによ
り、抵抗値ｒを可変とできる。
また、上記回路において電圧V1とI1／I0の関係
のうち入力電圧V1の正の部分を示すと、第３図
に示す通りとなる。V1が負のときは全く対称で
ある。この図より明らかなように、可変ボリユウ
ム回路を構成する時に、直列に接続するダイオー
ドｄの数ｎを増やす程、入力電圧V1に対する
I1／I0のリニアテイーの良好なV1の範囲が広が
る。すなわち大入力時の歪率が良好となる。
のうち入力電圧V1の正の部分を示すと、第３図
に示す通りとなる。V1が負のときは全く対称で
ある。この図より明らかなように、可変ボリユウ
ム回路を構成する時に、直列に接続するダイオー
ドｄの数ｎを増やす程、入力電圧V1に対する
I1／I0のリニアテイーの良好なV1の範囲が広が
る。すなわち大入力時の歪率が良好となる。
しかしながら、直列接続するダイオードｄの数
を増やすと、減電圧特性が悪くなるという問題が
ある。したがつて、上記従来のボリユウム回路
は、低電圧用ICには不向きであり、Vcc＝5V程
度でｎ＝２〜３が限界であつた。低電圧用として
使用する場合には、ｎを１〜２とし、入力基準レ
ベルを下げるか、あるいは歪率改善を断念するし
かなかつた。
を増やすと、減電圧特性が悪くなるという問題が
ある。したがつて、上記従来のボリユウム回路
は、低電圧用ICには不向きであり、Vcc＝5V程
度でｎ＝２〜３が限界であつた。低電圧用として
使用する場合には、ｎを１〜２とし、入力基準レ
ベルを下げるか、あるいは歪率改善を断念するし
かなかつた。
この発明の目的は、上記に鑑み、歪率を良くす
るとともに、滅電圧特性も良好なボリユウム回路
を提供することである。
るとともに、滅電圧特性も良好なボリユウム回路
を提供することである。
上記目的を達成するために、この発明のボリユ
ウム回路は、ベース端子に一定電位が与えられる
トランジスタのエミツタ端に（Ｎ−１）個のダイ
オードを電流極性を揃え縦続接続した第１の回路
（Ｎは１以上の整数）と、Ｎ個のダイオードを電
流極性を揃え縦続接続した第２のダイオード回路
からなり、第１の回路のダイオード端から複数個
（奇数）の第２のダイオード回路をそれぞれ電流
極性を反転させ直列接続して構成される回路にお
いて、前記第１の回路及び第２のダイオード回路
の各接続点から電流極性に一致した定電流源を接
続し、第１の回路のトランジスタのコレクタ端
と、第２のダイオード回路の終端には、コレクタ
端側を入力とし、コレクタ電流に等しい出力電流
を発生するカレントミラー回路を接続し、このカ
レントミラー回路の出力端と前記終端との接続点
を抵抗端子とし、前記定電流値を変化させること
により抵抗端子の抵抗値を制御するようにしてい
る。
ウム回路は、ベース端子に一定電位が与えられる
トランジスタのエミツタ端に（Ｎ−１）個のダイ
オードを電流極性を揃え縦続接続した第１の回路
（Ｎは１以上の整数）と、Ｎ個のダイオードを電
流極性を揃え縦続接続した第２のダイオード回路
からなり、第１の回路のダイオード端から複数個
（奇数）の第２のダイオード回路をそれぞれ電流
極性を反転させ直列接続して構成される回路にお
いて、前記第１の回路及び第２のダイオード回路
の各接続点から電流極性に一致した定電流源を接
続し、第１の回路のトランジスタのコレクタ端
と、第２のダイオード回路の終端には、コレクタ
端側を入力とし、コレクタ電流に等しい出力電流
を発生するカレントミラー回路を接続し、このカ
レントミラー回路の出力端と前記終端との接続点
を抵抗端子とし、前記定電流値を変化させること
により抵抗端子の抵抗値を制御するようにしてい
る。
以下、実施例により、この発明をさらに詳細に
説明する。
説明する。
第４図は、この発明の１実施例の基本型を示す
ボリユウム回路である。同図において、トランジ
スタＱ１１のベースにい定電圧VBが加えられ、
コレクタはカレントミラー回路を構成するトラン
ジスタＱ１２を介して＋Vcc電源（第１電位）に
接続されている。またトランジスタＱ１１のエミ
ツタと回路端子１１間に、ダイオードｄ１１，ｄ
１２，ｄ１３の直列回路が接続されている。これ
らのダイオードｄ１１，ｄ１２，ｄ１３は図示し
ていないが、トランジスタＱ１１とマツチングの
揃えられた、すなわち同特性のトランジスタのコ
レクタとベースが接続されたものが使用されてい
る。また、トランジスタＱ１１のベース−エミツ
タ間、ダイオードｄ１１，ｄ１２，ｄ１３は相隣
るものが逆極性に接続され、トランジスタＱ１１
のエミツタとダイオードｄ１１の接続点Ａと接地
電位間（第２電位）に、定電流I0を流す定電流回
路１２が、またダイオードｄ１１とダイオードｄ
１２の接続点Ｂと＋Vcc電圧間に、定電流I0を流
す定電流回路１３が、さらにまたダイオードｄ１
２とダイオードｄ１３の接続点Ｃと接地電位間
に、定電流I0を流す定電流回路１４が接続されて
いる。また、回路端子１１は、カレントミラー回
路を構成するトランジスタＱ１３を介して、＋
Vcc電源に接続されている。
ボリユウム回路である。同図において、トランジ
スタＱ１１のベースにい定電圧VBが加えられ、
コレクタはカレントミラー回路を構成するトラン
ジスタＱ１２を介して＋Vcc電源（第１電位）に
接続されている。またトランジスタＱ１１のエミ
ツタと回路端子１１間に、ダイオードｄ１１，ｄ
１２，ｄ１３の直列回路が接続されている。これ
らのダイオードｄ１１，ｄ１２，ｄ１３は図示し
ていないが、トランジスタＱ１１とマツチングの
揃えられた、すなわち同特性のトランジスタのコ
レクタとベースが接続されたものが使用されてい
る。また、トランジスタＱ１１のベース−エミツ
タ間、ダイオードｄ１１，ｄ１２，ｄ１３は相隣
るものが逆極性に接続され、トランジスタＱ１１
のエミツタとダイオードｄ１１の接続点Ａと接地
電位間（第２電位）に、定電流I0を流す定電流回
路１２が、またダイオードｄ１１とダイオードｄ
１２の接続点Ｂと＋Vcc電圧間に、定電流I0を流
す定電流回路１３が、さらにまたダイオードｄ１
２とダイオードｄ１３の接続点Ｃと接地電位間
に、定電流I0を流す定電流回路１４が接続されて
いる。また、回路端子１１は、カレントミラー回
路を構成するトランジスタＱ１３を介して、＋
Vcc電源に接続されている。
この実施例回路によれば、供給電源と接地電位
間に１個のダイオードが接続されるのみである
が、等価的には第２図に示す回路のｎ＝２の場合
と同じになり、したがつて従来回路に比し、減電
圧特性が優れたものとなる。
間に１個のダイオードが接続されるのみである
が、等価的には第２図に示す回路のｎ＝２の場合
と同じになり、したがつて従来回路に比し、減電
圧特性が優れたものとなる。
第５図は、第４図の基本型回路をさらに具体化
した回路図である。すなわち、第４図の定電流回
路１２，１３及び１４を、トランジスタＱ１４，
Ｑ１５，Ｑ１６，Ｑ１７，Ｑ１８，Ｑ１９で構成
したものである。トランジスタＱ１４，Ｑ１５，
Ｑ１６のベースには、定電流I0を制御する制御信
号CSが入力されるようになており、制御信号CS
に応じて３つの定電流源は等しい電流I0を流す。
従つて各々のダイオードにはI0／２の電流が流れ
る。
した回路図である。すなわち、第４図の定電流回
路１２，１３及び１４を、トランジスタＱ１４，
Ｑ１５，Ｑ１６，Ｑ１７，Ｑ１８，Ｑ１９で構成
したものである。トランジスタＱ１４，Ｑ１５，
Ｑ１６のベースには、定電流I0を制御する制御信
号CSが入力されるようになており、制御信号CS
に応じて３つの定電流源は等しい電流I0を流す。
従つて各々のダイオードにはI0／２の電流が流れ
る。
また、この回路では、２個のダイオードｄ１
１，ｄ１１，ｄ１２，ｄ１２，ｄ１３，ｄ１３が
１組で縦続接続されているが、使用電圧に余裕が
あれば、このように２段あるいは数段に積重ねて
もよい。すなわち使用電圧に応じてＮ段（Ｎ：１
以上）重ねることができる。
１，ｄ１１，ｄ１２，ｄ１２，ｄ１３，ｄ１３が
１組で縦続接続されているが、使用電圧に余裕が
あれば、このように２段あるいは数段に積重ねて
もよい。すなわち使用電圧に応じてＮ段（Ｎ：１
以上）重ねることができる。
この回路では、縦続接続のダイオードは２個で
あるが、トランジスタＱ１１とダイオードｄ１
０、ダイオードｄ１１，ｄ１１で１回の折り返し
接続、ダイオードｄ１２，ｄ１２とダイオードｄ
１３，ｄ１３で２回の折り返し接続を行なつてい
るので、等価的には第２図に示す回路のｎ＝４の
場合と同じになるが、供給電源と接地電位間に直
列に入るダイオードは２個なので、同じリニアリ
テイが得られる回路の減電圧特性は、やはり従来
回路より優れたものとなる。
あるが、トランジスタＱ１１とダイオードｄ１
０、ダイオードｄ１１，ｄ１１で１回の折り返し
接続、ダイオードｄ１２，ｄ１２とダイオードｄ
１３，ｄ１３で２回の折り返し接続を行なつてい
るので、等価的には第２図に示す回路のｎ＝４の
場合と同じになるが、供給電源と接地電位間に直
列に入るダイオードは２個なので、同じリニアリ
テイが得られる回路の減電圧特性は、やはり従来
回路より優れたものとなる。
なお、上記実施例においては、極性の異なるダ
イオードの折り返し接続が２回の場合の例に上げ
て説明したが、こ発明ではこれにに限られるもの
ではなく、数回の折り返し接続を行い、減電特性
を落とすことなくリニアリテイを向上させること
ができる。
イオードの折り返し接続が２回の場合の例に上げ
て説明したが、こ発明ではこれにに限られるもの
ではなく、数回の折り返し接続を行い、減電特性
を落とすことなくリニアリテイを向上させること
ができる。
以上のように、この発明によれば、ｎ個のダイ
オードをＮ個づつ折り返し接続してボリユウム回
路を構成するものであるから、減電圧特性を低下
させることなく多数のダイオードを接続できるた
め、電源電圧が低いときでも高リニアリテイの回
路を得ることができる。特に利得の低い増幅器と
組合せて使用し、ALCレベルと高いとき、良好
な特性を得ることができる。
オードをＮ個づつ折り返し接続してボリユウム回
路を構成するものであるから、減電圧特性を低下
させることなく多数のダイオードを接続できるた
め、電源電圧が低いときでも高リニアリテイの回
路を得ることができる。特に利得の低い増幅器と
組合せて使用し、ALCレベルと高いとき、良好
な特性を得ることができる。
第１図は従来のボリユウム回路の基本型を示す
回路図、第２図は従来のボリユウム回路の具体回
路を示す図、第３図はボリユウム回路のリニアリ
テイ特性を説明するための図、第４図はこの発明
の実施例ボリユウム回路の基本型を示す回路図、
第５図は具体化された実施例ボリユウム回路の回
路図である。 １２，１３，１４：定電流回路、Ｑ１１，Ｑ１
４，Ｑ１５，Ｑ１６：NPNトランジスタ、Ｑ１
２，Ｑ１３，Ｑ１７，Ｑ１８，Ｑ１９：PNPト
ランジスタ、ｄ０，ｄ１１，ｄ１２，ｄ１３：ダ
イオード。
回路図、第２図は従来のボリユウム回路の具体回
路を示す図、第３図はボリユウム回路のリニアリ
テイ特性を説明するための図、第４図はこの発明
の実施例ボリユウム回路の基本型を示す回路図、
第５図は具体化された実施例ボリユウム回路の回
路図である。 １２，１３，１４：定電流回路、Ｑ１１，Ｑ１
４，Ｑ１５，Ｑ１６：NPNトランジスタ、Ｑ１
２，Ｑ１３，Ｑ１７，Ｑ１８，Ｑ１９：PNPト
ランジスタ、ｄ０，ｄ１１，ｄ１２，ｄ１３：ダ
イオード。
Claims (1)
- 【特許請求の範囲】 １ ベース端子に一定電位が与えられるトランジ
スタＱ１１のエミツタ端に（Ｎ−１）個のダイオ
ードｄ１０を電流極性を揃え縦続接続した第１の
回路（Ｎは１以上の整数）と、Ｎ個のダイオード
を電流極性を揃え縦続接続したダイオード回路
を、３個以上の奇数個有し、始端が前記第１の回
路のダイオード端に接続され、順次ダイオード回
路毎に電流極性を反転させて直列接続される第２
の回路ｄ１１，ｄ１２，ｄ１３とを備える回路に
おいて、 前記第１の回路と第２の回路の接続点、及び第
２の回路の偶数番目のダイオード回路と奇数番目
のダイオード回路の各接続点とグランド間に、そ
れぞれ電流極性に一致した定電流源Ｑ１４，Ｑ１
５を接続し、前記第１の回路のトランジスタＱ１
１のコレクタ端と、第２の回路の終端には、コレ
クタ端側を入力とし、コレクタ電流に等しい出力
電流を発生するカレントミラー回路Ｑ１２，Ｑ１
３を接続し、このカレントミラー回路の出力端と
前記終端との接続点１１を抵抗端子とし、前記定
電流値を変化させることにより抵抗端子の抵抗値
を制御することを特徴とするボリユウム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10925084A JPS60251712A (ja) | 1984-05-28 | 1984-05-28 | ボリュウム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10925084A JPS60251712A (ja) | 1984-05-28 | 1984-05-28 | ボリュウム回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251712A JPS60251712A (ja) | 1985-12-12 |
| JPH0342727B2 true JPH0342727B2 (ja) | 1991-06-28 |
Family
ID=14505415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10925084A Granted JPS60251712A (ja) | 1984-05-28 | 1984-05-28 | ボリュウム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251712A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178966A (ja) * | 1974-12-30 | 1976-07-09 | Victor Company Of Japan | Kahenshutsuryokuinpiidansuzofukuki |
| JPS5628402A (en) * | 1979-08-15 | 1981-03-20 | Matsushita Electric Works Ltd | Illuminator |
-
1984
- 1984-05-28 JP JP10925084A patent/JPS60251712A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251712A (ja) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02174414A (ja) | 半導体集積回路装置 | |
| US5721505A (en) | Delay circuit manufacturable by semiconductor elements | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| JPH0342727B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0527282B2 (ja) | ||
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPH0519323B2 (ja) | ||
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2650108B2 (ja) | Ｆｍ変調回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JPH0315844B2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH04368080A (ja) | スイッチ回路 | |
| JPS61214810A (ja) | カレントミラ−回路 | |
| JPH0347775B2 (ja) | ||
| JPH0564486B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPS60189026A (ja) | 電圧切換回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPS58106909A (ja) | フイルタ回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 |