JPH0342735B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデイジタル伝送システム、特に伝送チ
ヤンネルが前もつて既知でなくかつ時間と共に変
化しやすいか又は前もつて既知でないかもしくは
時間と共に変化しやすい高速デイジタル伝送シス
テム用の適応等化装置に関する。従つて本発明の
適応等化装置はデイジタル無線リンク、スイツチ
ト（switched）電話網を介するデータ伝送、ケ
ーブルを介するデイジタル伝送（トラスパツク
（Traspac）形式等の特殊なネツトワーク）にお
いて使用するのに好適である。

チヤンネルの振幅及び位相ひずみを補正するた
め高速デイジタル伝送システムにおいて適応等化
装置を使用することは既に数年にわたり普通に行
われている。適応等化装置は、高速デイジタル伝
送システムへの導入後、近い将来デイジタル無線
リンクにおいて使用されるであろう。実際に使用
される等化装置は一般に次の構造の一つの有す
る：(a)非巡回形トランスバーサル・フイルタ、(b)
先に決定されたシンボルで構成された入力を供給
される巡回部を有するトランスバーサル・フイル
タ・チヤンネル及びその時間に対する変化に対し
等化装置を適応させることは一般に、平均二乗誤
差の確立的勾配として知られる方法を介して行わ
れる。上記２つの等化装置構造及びその適応は数
種の刊行物に記載されており、特に、C.Macchi
他著“Re′cepteurs adaptatifs pour
transmission de donne′es a′ grande vitesse”、
Annales des Te′le′commuicantions.Vol、30、
No.９−10、1975年９−10月に記載されている。

等化装置はしばしばベースバンドにおいて作動
し、従つて復調された信号において作動する。一
方、高スペクトル能率のシステムでは２つの直交
搬送波の変調が使用される。かかるシステムでは
同相通路及び直交位相通路におけるシンボル間妨
害を補正しかつこれら通路の間の妨害を補正する
ため等化装置にはそれぞれトランスバーサル・フ
イルタで構成した枝路を４個設ける必要があり；
巡回部には同様に４個のトランスバーサル・フイ
ルタを設ける。

ベースバンド等化装置の他の欠点は、復調に必
要な搬送波の同期を考察すれば明らかである。実
際上、２つの直交搬送波の変調を使用するシステ
ムにおける搬送波の再生にはベースバンド信号及
び決定（シンボル）が使用される（A.Leclert及
びP.Vandamme著の論文、IEEE transactions
on Communications、Vol.COM−31、No.１、
January1983、第130〜136ページ参照）。従つて
次の２つのケースが可能である：(a)復調器の出力
端子における信号及びこの点における決定を使用
し、かかる場合当該システムは、チヤンネルひず
みに極めて敏感であるから安定ではない、(b)又は
等化装置の２つの出力信号及びその決定を使用
し、かかる場合当該システムはチヤンネルひずみ
に感応しない。しかし後者のケースでは搬送波再
生ループが等化装置を介する信号の伝播時間であ
る付加的遅延を含み、この付加的遅延は、等化装
置が極めて長い（ケーブルを介するデータ伝送の
場合の如く）場合搬送波再生ループを不安定にす
る傾向を呈する。その場合搬送波再生ループは大
きい周波数偏差に追随できなくなる（例えば、
R.W.Chang及びR.Srinivasagopalan著の論文
“Carrier recovery for data communication
systems with adaptive equalization”、IEEE
Transactions on Communications、Vol.COM
−28、No.８、August1980、第1142〜1153ページ
に記載されている如く）。デイジタル等化装置が
多数の係数を含んでいなくても、伝播時間は無視
できないから、デイジタル等化装置においても同
じ問題が起る。

ベースバンド等化装置におけるこの遅延の問題
につき中間周波等化装置即ちIF等化装置が導入
された（D.D.Falconer著“Jointly Adaptive
Equalization and Carrier Recovery in Two
Dimensional Digital Communication
Systems”、BSTJ、Vol.55、No.３、March1976、
第317〜334ページ参照）。IF等化を使用するシス
テムでは、等化された信号が使用されかつ等化装
置の遅延が搬送波の制御において除去されるとい
う２重の利点のため搬送波再生が極めて安定化さ
れる。フアルコナー（Falconer）形式のIF等化
装置は、ベースバンド等化装置と同じく、適応に
対し平均二乗誤差基準を使用する。その欠点は、
IF信号をシンボルレートでサンプリングする必
要があり、かつその適応に対し等化装置の決定の
再変調を必要とすることである。IF搬送波周波
数が高いので、これら２つのIF信号のサンプリ
ングの必要性により実施に当り問題が起る。そし
てIF信号のサンプリングはサンプリング瞬時に
おけるジツタに極めて敏感である。如何なる場合
においても、IF信号のサンプリングは関連する
ベースバンド信号のサンプリングより難かしい。

本発明の目的は、サンプリングしない中間周波
信号につき作動すると同時に復調器として作動
し、従つて出力がベースバンド信号である適応等
化装置を提供するにある。

かかる目的を達成するため本発明のデイジタル
伝送システム用適応等化装置は、 (1) デイジタル伝送システムの伝送チヤンネルの
出力端に設けた同相通路を第１通路として備
え、同相通路の構造をｎ個の枝路及びこれら枝
路のｎ個の入力端の間の（ｎ−１）個の遅延回
路を有する非再帰形トランスバーサルフイルタ
の構造とし、これらｎ個の枝路の各々には直列
に (a) 混合器 (b) 低域通過フイルタ (c) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
に接続し、加算器の後位にサンプリング回路及
び比較回路を順次接続して同相通路及び適応等
化装置の出力端から送信すべきシンボルa^_kを決
定し、 (2) 同相通路と並列の直交位相通路を第２通路と
して備え、直交位相通路の構造をｎ個の枝路及
びこれら枝路のｎ個の入力端の間の（ｎ−１）
個の遅延回路を有する非巡回形トランスバーサ
ルフイルタの構造とし、これらｎ個の枝路の
各々には直列に (d) 混合器 (e) 低域通過フイルタ (f) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
に接続し、加算器の後位にサンプリング回路及
び比較回路を順次接続して直交位相通路及び適
応等化装置の出力端から送信すべきシンボルb^_k
を決定し、 同相通路及び直交位相通路の乗算器を各枝路
において対応する混合器の前位又は低域通路フ
イルタの出力端に配設し、 (3) 制御通路を第３通路として備え、制御通路に
は (g) ２個の減算器を設け、これら減算器によ
り、同相通路及び直交位相通路に対し比較回
路におけるシンボル決定前の信号X_k及びY_k
と、シンボル決定後のa^_k及びb^_kの間の次式で
示される差e′_k及びe″_kを決定し、 e′_k＝X_k−a^_k（但しX_k＝Ｘ（ｔ）_t=kT+tp） 及び e″_k＝Y_k−b^_k（但しY_k＝Ｙ（ｔ）_t=kT+tp） （ここでＸ（ｔ）及びＹ（ｔ）は同相通路及び
直交位相通路のトランスバーサルフイルタの
出力信号であり、t_pはサンプリング瞬時であ
る）。

(h) sin（ω_pｔ＋）なる形式の信号（ω_pは搬送
波の周波数に対応）を発生し、信号 ε_k＝e′_kY_k−e″_kX_k によつて制御される電圧制御発振器と、 (i) 電圧制御発振器の出力端子に接続したｎ個
の第１並列移相回路とを設け、これら移相回
路の出力端子から同相通路におけるｎ個の混
合器の第２の入力端子にsin（ω_pｔ＋＋θ_n）
なる形式の変調信号（θ_nは第（ｍ＋１）番目
の枝路に対する位相推移であり、ｍはｏから
（ｎ−１）まで変化する）を供給し、 (j) π／２移相回路を介して電圧制御発振器の
出力端子に接続したｎ個の第２並列移相回路
を設け、これら移相回路の出力端子から直交
位相通路におけるｎ個の混合器の第２の入力
端子にcos（ω_pｔ＋＋θ_n）なる形式の変調
信号を供給し、 (k) 電圧制御発振器、合計2n個の移相回路及
び2n個の乗算器に対する制御回路を設けた
ことを特徴とする。

また本発明の適応等化装置の変形では制御
通路に (g) 比較回路におけるシンボル決定前及びシン
ボル決定後の信号の差e′_k及びe″_kを決定する
２個の減算器と、 (h) ｎ個の電圧制御発振器を設け、これら電圧
制御発振器の出力端子から、sin（ω_pｔ＋＋
θ_n）なる形式の変調信号（但しω_pは搬送波
の周波数に対応し、θ_nは第（ｍ＋１）番目の
枝路に対する位相推移でありｍはｏから（ｎ
−１）まで変化する）を同相通路におけるｎ
個の混合器の第２の入力端子に直接供給し、
かつπ／２移相回路を介してcos（ω_pｔ＋
＋θ_n）なる形式の変調信号を直交位相通路に
おけるｎ個の混合器の第２の入力端子に供給
し、 (i) ｎ個の電圧制御発振器及び2n個の乗算器
に対する制御回路 を設けたことを特徴とする。

上述した本発明の２つの適応等化装置は両方共
次の利点を有する。即ちベースバンド等化装置又
はフアルコナー形中間周波等化装置における如き
４個の通路に代えて通路の数が２になるので構造
が簡単になり、搬送波再生ループの制御は等化さ
れた信号によつて行われ、等化装置の遅延の大部
分が補正されるので搬送波再生が改善され、不安
定限界値に到達することなく大きい周波数偏移に
追随することが可能となり、中間周波数のサンプ
リングは行われずかつ決定の再変調も行われな
い。簡潔に云えば本発明の適応等化装置は中間周
波等化装置に比べサンプリングエラーに対する感
度が遥に低くなり、ベースバンド等化装置に比べ
性能が遥に良好になり（ループにおける遅れが遥
に小さい）、かつ中間周波等化装置又はベースバ
ンド等化装置に比べ遥に簡単に実現できる。

次に図面につき本発明の実施例を説明する。

本発明による等化装置を説明する前に、次の事
柄に留意することが重要である。即ち伝送手順と
して２つの直交搬送波の振幅変調を使用する場合
受信信号Ｒ（ｔ）は次式 Ｒ（ｔ）＝Ａ（ｔ）・sinω_pｔ＋Ｂ（ｔ） ・cosω_pｔ (1) で表わされる形状を有し、ここでＡ(t)及びＢ(t)は
２つの搬送波sinω_pｔ及びcosω_pｔの周波数に対し
低い周波数の信号である。これらの信号は下記の
形式の関係式 Ａ（ｔ）＝ 〓^K 〔a_kh′（ｔ−kT） −b_kh″（ｔ−kT）〕 (2) Ｂ（ｔ）＝ 〓^K 〔b_kh′（ｔ−KT） −a_kh″（ｔ−KT）〕 (3) によつて送信シンボルと関連し、ここでh′（ｔ）
及びh″（ｔ）は伝送チヤンネルの複素インパルス
レスポンスの実部及び虚部をそれぞれ示し、項a_k
及び項b_kは２つの搬送波sinω_pｔ及びcosω_pｔをレ
ート１／Ｔでそれぞれ変調するシンボル列である
（Ｔ＝シンボル周期）。

第１ａ図に示した実施例では本発明の等化装置
が非巡回形トランスバーサルフイルタを有し、更
に詳細に述べればこの非巡回形デイジタルフイル
タでは等化装置に対する入力信号を構成する伝送
チヤンネルの出力信号Ｒ（ｔ）を同相通路１００
及び直交位相通路２００に供給し、同相通路１０
０はｎ個の枝路と、これら枝路の入力端の間の
（ｎ−１）個の遅延回路１０１₁〜１０１_o-1とを
有する非巡回形トランスバーサルフイルタを備
え、直交位相通路２００はｎ個の枝路と、これら
の枝路の入力端の間の（ｎ−１）個の遅延回路２
０１₁〜２０１_o-1とを有する非巡回形トランスバ
ーサルフイルタを備えている。これら遅延回路に
よつて発生する遅延はＴ即ちシンボル間隔に等し
いが、これより小さい値例えばＴ／２にすること
ができるも本発明はこれに限定されるものではな
い。

同相通路１００のトランスバーサルフイルタで
は（ｍ＋１）番目の枝路の入力信号は Ｒ（ｔ−mT）＝Ａ（ｔ−mT）・sinω_p（ｔ−mT） ＋Ｂ（ｔ−mT）・cosω_p（ｔ−mT） (4) である。この入力信号は混合器１０２に供給し、
この混合器の他の入力端子には後述する制御通路
を介して復調信号sin（ω_pｔ＋＋θ_n）を供給し、
これによつて得たこの混合器の出力信号を低域通
過フイルタ１０３に供給し、このフイルタの出力
信号は次式 P_n（ｔ） ＝Ａ（ｔ＋mT）・cos（＋θ_n＋ω_pmT） ＋Ｂ（ｔ−mT）・sin（＋θ_n＋ω_pmT） (5) で表わされる。この信号は乗算器１０４に供給
し、この乗算器は信号 X_n（ｔ）＝r_n・P_n（ｔ） (6) を発生し、この信号を加算器１０５のｎ個の入力
端子のうちの１入力端子に供給し、この加算器の
出力端子において同相通路100のトランスバーサ
ルフイルタの出力信号が得られる（この同相通路
はｎ個の混合器１０２₀〜１０２_o-1と、ｎ個の低
域通過フイルタ１０３₀〜１０３_o-1と、ｎ個の乗
算器１０４₀〜１０４_o-1とを設けたｎ個の枝路を
備えているので）。加算器１０５のこの出力信号 Ｘ（ｔ）＝_n=o-1 〓^m=0 X_n（ｔ） (7) をサンプリング回路１０６においてレート１／Ｔ
でサンプリングし、これによつて得たサンプルを
比較回路１０７において閾値と比較して、同相通
路１００を介して伝送されたシンボルa^_kを決定す
る。

同様に直交位相通路２００のトランスバーサル
フイルタでは（ｍ＋１）番目の枝路の入力端にお
ける信号を、前記制御通路によつて供給する信号
cos（ω_pｔ＋＋θ_n）により混合器２０２を介し
て復調した後低域通路フイルタ２０３及び乗算器
２０４に供給し、従つてフイルタ２０３の出力端
子には信号 Q_n（ｔ）＝ −Ａ（ｔ−mT）・sin（＋θ_n＋ω_pmT） ＋Ｂ（ｔ−mT）・cos（＋θ_n＋ω_pmT） (8) が生じ、乗算器２０４の出力端子には信号 Y_n（ｔ）＝r_n・Q_n（ｔ） (9) が生ずる。ｎ個の枝路の出力信号を加算器２０５
により加算して信号 Ｙ(t)＝_n=o-1 〓^m=0 _n (t) (10) を発生させ、これをサンプリング回路２０６にお
いてレート１／Ｔでサンプリングし、これによつ
て得たサンプルを比較回路２０７において閾値と
比較して、直交位相通路２００を介して伝送され
たシンボルb^_kを決定する（この直交位相通路も同
相通路におけると同数の回路から成るｎ個の枝路
を備えている）。

復調信号は電圧制御発振器３０１と、2n個の
移相回路３１０₀〜３１０_o-1及び３２０₀〜３２
０_o-1と、この電圧制御発振器、2n個の移相回路
並に2n個の乗算器１０４₀〜１０４_o-1及び２０４
_０〜２０４_o-1に対する制御ループとを備える制御
通路３００を介して同相通路１００及び直交位相
通路２００にそれぞれ供給する。同相通路１００
のｎ個の移相回路３１０₀〜３１０_o-1には発振器
３０１の出力を並列に直接供給し、これら移相回
路の出力端子は対応する混合器１０２の第２の入
力端子に接続し、一方、直交位相通路２００のｎ
個の位相回路３２０₀〜３２０_o-1には発振器３０
１の出力をπ／２移相回路３０２を介して並列に
供給し、移相回路３２０₀〜３２０_o-1の出力端子
は対応する混合器２０２₀〜２０２_o-1の第２の入
力端子に接続し；これら移相回路は容量性回路と
するか、又は一層簡単な構成として制御可能な遅
延回路とする。

発振器３０１は次式 Ｊ＝Ｅ（e′² _k＋e″² _k） （11） で与えられる最小平均二乗誤差に対する探索を基
準として利用することによつて制御され、ここで
記号Ｅは数学的期待値を示し、項e′_k及びe″_kは e′_k＝X_k−a^_k （12） e″_k＝Y_k−b^_k （13） によつて与えられ、t_pをサンプリング瞬時とする
と X_k＝Ｘ(t)_t＝kT＋t_p Y_k＝Ｙ(t)_t＝kT＋t_p なる関係式が使用される。r_nに対する最小平均二
乗誤差Ｊの勾配は ∂J／∂r_n＝2E（e′_k∂e′_k／∂r_n＋e″_k∂e″_k／∂r
_n（14） 又は ∂I／∂r_n＝2E（e′_kp^k _n＋e″_kq^k _n） （15） で表わされ、ここでp^k _n＝〔P_n(t)〕_t=kT+t0及びq^k _n＝
（Q_n(t)〕_t=kT+t0である。同様に、θ_nに対する最小平
均二乗誤差Ｊの勾配は ∂J／∂θ_n＝2E（e′_kY^k _n＋e″_kX^k _n） （16） で表わされ、ここで Y^k _n＝Y_n(t)_t＝kT＋t₀ X^k _n＝X_n(t)_t＝kT＋t₀ である。周知の確率的傾斜アルゴリズム
（Macchi他著の前記論文参照）を用いることによ
り、同相通路１００及び直交位相通路２００のｎ
個の枝路において増倍又は減衰r₀、r₁、r₂、…
r_o-1をそれぞれ発生する乗質器１０４₀〜１０４_o-
１及び２０４₀〜２０４_o-1の適応、並に同相通路
１００及び直交位相通路２００のｎ個の枝路にお
いて位相推移θ₀、θ₁、θ₂、…θ_o-1をそれぞれ発生
する移相回路３１０₀〜３１０_o-1及び３２０₀〜
３２０_o-1の適応が次の２つの関係式（17）及び
（18）に従つて実現され（これらの関係式におい
てｍは常に０からｎ−１まで変化する）、これら
の関係式はこれら乗算器及び移相回路に供給され
る信号をそれぞれ示し（これら信号は同相通路１
００及び直交位相通路２００の同一番号の枝路に
対しては同一） r^k+1 _n＝r_n−α（p^k _ne′_k＋q^k _ne″_k） （17） θ^k+1 _n＝θ^k _n−β（Y^k _ne′_k−X^k _ne″_k） （18） ここでα及びβはアルゴリズム・ステツプを示
す正の定数であり、アルゴリズムの安定性を保証
するに充分な小さい値である。

一方、発振器３０１の位相に対する最小平均
二乗誤差Ｊの勾配は ∂J／∂＝2E（e′_kY_k−e″_kX_k （19） で表わされ、従つてこの発振器を信号 εK＝e′_kY_k−e″_kX_k （20） 又はこれを波した信号によつて制御する。

第１ａ図につき説明した実施例では発振器３０
１、移相回路３１０₀〜３１０_o-1及び３２０₀〜
３２０_o-1並に乗算器１０４₀〜１０４_o-1及び２０
４₀〜２０４_o-1の制御回路３５０は次の要素を備
える（第１ｂ図参照）、即ち (a) 式（20）に従つて発振器３０１を制御するた
め２個の乗算器３５１及び３５２と、これら乗
算器によつて得た項e′_kX_k及びe″_kV_kを減算する
減算器３５３と、発振器３０１に供給する出力
信号を発生する低域通過ループフイルタ３５４
と、 (b) 式（18）に従つて各移相回路を制御するため
同様に２個の乗算器３６１及び３６２と、減算
器３６３と、第２の入力端子に係数βを供給さ
れる乗算器３６４と、時間遅れＴを発生する遅
延回路３６６と関連しかつ同相通路１００及び
直交位相通路２００における対応する移相回路
に供給する出力を発生する減算器３６５と、 (c) 式（17）に従つて各乗算器を制御するため同
様に２個の乗算器３８１及び３８２と、加算器
３８３と、第２の入力端子に係数αを供給され
る乗算器３８４と、時間遅れＴを発生する遅延
回路３６６と関連しかつ同相通路１００及び直
交位相通路２００における対応する乗算器に供
給する出力を発生する減算器３８５とを備え
る。

本発明は上述した実施例に限定されるものでは
なく、本発明の範囲内で種々の変形が可能である
ことは明らかである。

移相回路及び乗算器の適応に対しては、例え
ば、e′_k、e″_k、X^k _n及びY^k _nの符号を使用し、式
（17）及び（18）を実施の遥に容易な式（21）及
び（22） r^k+1 _n＝r^k _n−α（sgnX^k _n・sgne′_k ＋sgnY^k _n・sgne″_k） （21） θ^k+1 _n＝θ^k _n−β（sgnY^k _n・sgne′_k −sgnX^k _n・sgne″_k） （22） によつてそれぞれ置換すれば充分である（e′_k、
e″_k、X^k _n、Y^k _nの値の代りに符号を使用するから、
sgnX^k _n又はsgnp^k _nを使用することにより等価な結
果が得られ、これは、項sgnY^k _n及びsgnq^k _nが同じ
符号を有するからこれらの項に対しても成立つ）。
同様に式（20）を ε＝sgnY_k・sgne′_k−sgnX_k・sgne″_k（23） によつて置換することにより発振器３０１の制御
を簡単化することができる。この変形は、具体的
には、第１ｂ図を基礎として、２個の乗算器３５
１及び３５２、2n個の乗算器３６１及び３６２、
並に2n個の乗算器３８１及び３８２の入力端子
の直前にゼロ比較回路（図示せず）を配置するこ
とによつて得られる。

更に、制御回路３５０は上述したようにアナロ
グ形式のものとしたが、デイジタル形式にするこ
ともでき、その場合第１ｂ図において乗算器３６
４，３８４の出力端に位置する回路部分を変更す
る。この場合2n個のアナログ乗算器１０４₀〜１
０４_o-1及び２０４₀〜２０４_o-1を同数のデイジタ
ル制御乗算器（第２図参照）で置換し、このデイ
ジタル制御乗算器は振幅器４０４及びデイジタル
制御減衰器４０５の直列回路を備え、この減衰器
４０５の並列入力端子はゼロ比較回路４０７によ
つて制御されるアツプ／ダウン・カウンタ４０６
の出力端子（数の等しい）に接続し、このゼロ比
較回路は乗算器３６４及び３８４の出力端子に接
続する。

また第３図に示した第２の実施例では2n個の
移相回路３１０₀〜３１０_o-1及び３２０₀〜３２
０_o-1による移相機能をｎ個の電圧制御発振器５
０１₀〜５０１_o-1によつて代替することができ、
その場合これら電圧制御発振器は同相通路１００
における混合器１０２₀〜１０２_o-1を直接制御
し、かつπ／２移相回路５０２₀〜５０２_o-1を介
して直交位相通路２００の混合器２０２₀〜２０
２_o-1を制御し、制御回路３５０によつて発生す
る制御信号は、発振器３０１が最早や存在しない
からこの発振器に対する制御信号を除き同じであ
る。

また第１ａ図に示した乗算器１０４の配設位置
は一例を示すに過ぎず、乗算器１０４は加算器１
０５及び２０５の前段に配設する代りにｎ個の枝
路においてフイルタの入力端に配設することもで
きる。

また、動作原理を説明するため説明を、巡回部
を有しないトランスバーサルフイルタの形態の等
化装置に限定したが、本発明は変更又は制限を伴
うことなく巡回部を備えることもできる。巡回部
を備えている場合、その入力信号は先に決定され
たシンボル（非線形等化装置の場合）とするか又
は等化装置の出力信号を遅延した信号（線形等化
装置）とすることができる。

【図面の簡単な説明】

第１ａ図は本発明等化装置の実施例を示すブロ
ツク図、第１ｂ図は第１ａ図における制御回路の
一例を示すブロツク図、第２図は第１ａ図の実施
例におけるアナログ乗算器と置換するデイジタル
方式で制御される乗算器の一例を示すブロツク
図、第３図は本発明等化装置の他の実施例を示す
ブロツク図である。 １００……同相通路、１０１₀〜１０１_o-1……
遅延回路、１０２₀〜１０２_o-1……混合器、１０
３₀〜１０３_o-1……低域通過フイルタ、１０４₀
〜１０４_o-1……乗算器、１０５……加算器、１
０６……サンプリング回路、１０７……比較回
路、２００……直交位相通路、２０１₀〜２０１_o
−１……遅延回路、２０２₀〜２０２_o-1…混合器、
２０３₀〜２０３_o-1……低域通過フイルタ、２０
４₀〜２０４_o-1……乗算器、２０５……加算器、
２０６……サンプリング回路、２０７……比較回
路、３００……制御通路、３０１……電圧制御発
振器、３０２……π／ｚ移相回路、３１０₀〜３
１０_o-1，３２０₀〜３２０_o-1……移相回路、３５
０……制御回路、３５１，３５２……乗算器、３
５３……減算器、３５４……低域通過ループフイ
ルタ、３６１，３６２……乗算器、３６３……減
算器、３６４……乗算器、３６５……減算器、３
６６……遅延回路、３８１，３８２……乗算器、
３８３……加算器、３８４……乗算器、３８５…
…減算器、３８６……遅延回路、４０４……増幅
器、４０６……アツプ／ダウン・カウンタ、４０
７……ゼロ比較回路、５０１₀〜５０１_o-1……電
圧制御発振器、５０２₀〜５０２_o-1……π／２移
相回路。

Claims (1)

1. 【特許請求の範囲】 １ デイジタル伝送システム用の適応等化装置で
   あつて (1) デイジタル伝送システムの伝送チヤンネルの
   出力端に設けた同相通路を第１通路として備
   え、同相通路の構造をｎ個の枝路及びこれら枝
   路のｎ個の入力端の間の（ｎ−１）個の遅延回
   路を有する非巡回形トランスバーサルフイルタ
   の構造として、これらｎ個の枝路の各々には直
   列に (a) 混合器 (b) 低域通過フイルタ (c) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
   に接続し、加算器の後位にサンプリング回路及
   び比較回路を順次接続して同相通路及び適応等
   化装置の出力端から送信すべきシンボルa^_kを決
   定し、 (2) 同相通路と並列の直交位相通路を第２通路と
   して備え、直交位相通路の構造をｎ個の枝路及
   びこれら枝路のｎ個の入力端の間の（ｎ−１）
   個の遅延回路を有する非巡回形トランスバーサ
   ルフイルタの構造とし、これらｎ個の枝路の
   各々には直列に (d) 混合器 (e) 低域通過フイルタ (f) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
   に接続し、加算器の後位にサンプリング回路及
   び比較回路を順次接続して直交位相通路及び適
   応等化装置の出力端から送信すべきシンボルb^_k
   を決定し、 同相通路及び直交位相通路の乗算器を各枝路
   において対応する混合器の前位又は低域通過フ
   イルタの出力端に配設し、 (3) 制御通路を第３通路として備え、制御通路に
   は (g) ２個の減算器を設け、これら減算器によ
   り、同相通路及び直交位相通路に対し比較回
   路におけるシンボル決定前の信号X_k及びY_k
   と、シンボル決定後のa^_k及びb^_kの間の次式で
   示される差e′_k及びe″_kを決定し、 e′_k＝X_k−a^_k（但しX_k＝Ｘ(t)_t=kT+tp） 及び e″_k＝Y_k−b^_k（但しY_k＝Ｙ(t)_t=KT+tp） （ここでＸ(t)及びＹ(t)は同相通路及び直交位
   相通路のトランスバーサルフイルタの出力信
   号であり、t_pはサンプリング瞬時である）、 (h) sin（ω_pｔ＋）なる形式の信号（ω_pは搬送
   波の周波数に対応）を発生し、信号 ε_k＝e′_kY_k−e″_kX_k によつて制御される電圧制御発振器と、 (i) 電圧制御発振器の出力端子に接続したｎ個
   の第１並列移相回路とを設け、これら移相回
   路の出力端子から同相通路におけるｎ個の混
   合器の第２の入力端子にsin（ω_pｔ＋＋θ_n）
   なる形式の変調信号（θ_nは第（ｍ＋１）番目
   の枝路に対する位相推移であり、ｍはｏから
   （ｎ−１）まで変化する）を供給し、 (j) π／２移相回路を介して電圧制御発振器の
   出力端子に接続したｎ個の第２並列移相回路
   を設け、これら移相回路の出力端子から直交
   位相通路におけるｎ個の混合器の第２の入力
   端子にcos（ω_pｔ＋＋θ_n）なる形式の変調
   信号を供給し、 (k) 電圧制御発振器、合計2n個の移相回路及
   び2n個の乗算器に対する制御回路を設けた
   ことを特徴とする適応等化装置。 ２ 制御回路が (a) 電圧制御発振器に次式 ε_k＝e′_kY_k−e″_kX_k で表わされる制御信号ε_kを供給するため２個の
   乗算器、減算器及びループフイルタと、 (b) ｎ個の枝路における2n個の移相回路に対し
   次式 θ^k+1 _n＝θ^k _n−β （Ｙｋｍe′_k−X^k _ne″_k） （但しβは正の定数でβ＜１）で表わされる制
   制御信号θ^k+1 _nを供給するため２個の乗算器、減
   算器、乗算器、減算器及び遅延回路と、 (c) ｎ個の枝路における2n個の乗算器に対し次
   式 r^k+1 _n＝r^k _n−α （ｐｋｍe′_k＋q^k _ne″_k） （但しαは正の定数でα＜１）で表わされる制
   御信号γ^k+1 _nを供給するため２個の乗算器、加算
   器、乗算器、減算器及び遅延回路とを備える特
   許請求の範囲第１項記載の適応等化装置。 ３ 制御回路の乗算器の前位に乗算器と同数のゼ
   ロ比較回路を配設する特許請求の範囲第２項記載
   の適応等化装置。 ４ デイジタル伝送システム用の適応等化装置で
   あつて (1) デイジタル伝送システムの伝送チヤンネルの
   出力端に設け同相通路を第１通路として備え、
   同相通路の構造をｎ個の枝路及びこれら枝路の
   ｎ個の入力端の間の（ｎ−１）個の遅延回路を
   有する非巡回形トランスバーサルフイルタの構
   造とし、これらｎ個の枝路の各々には直列に (a) 混合器 (b) 低域通過フイルタ (c) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
   に接続し、加算器の後位にサンプリング回路及
   び比較回路を順次接続して同相通路及び適応等
   化装置の出力端から送信すべきシンボルa^_kを決
   定し、 (2) 同相通路と並列の直交位相通路を第２通路と
   して備え、直交位相通路の構造をｎ個の枝路及
   びこれら枝路のｎ個の入力端の間の（ｎ−１）
   個の遅延回路を有する非巡回形トランスバーサ
   ルフイルタの構造とし、これらｎ個の枝路の
   各々には直列に (d) 混合器 (e) 低域通過フイルタ (f) 乗算器 を配設し、これらｎ個の枝路の出力端を加算器
   に接続し、加算器の後位にサンプリング回路及
   び比較回路を順次接続して直交位相通路及び適
   応等化装置の出力端から送信すべきシンボルb^_k
   を決定し、 同相通路及び直交位相通路の乗算器を各枝路
   において対応する混合器の前位又は低域通過フ
   イルタの出力端に配設し、 (3) 制御通路を第３通路として備え、制御通路に
   は (g) ２個の減算器を設け、これら減算器によ
   り、同相通路及び直交位相通路に対し比較回
   路におけるシンボル決定前の信号X_k及びY_k
   と、シンボル決定後のa^_k及びb^_kの間の次式で
   示される差e′_k及びe″_kを決定し、 e′_k＝X_k−a^_k（但しX_k＝Ｘ（ｔ）_t=kT+tp） 及び e″_k＝Y_k−b^_k（但しY_k＝Ｙ（ｔ）_t=kT+tp） （ここでＸ（ｔ）及びＹ（ｔ）は同相通路及び
   直交位相通路のトランスバーサルフイルタの
   出力信号であり、t_pはサンプリング瞬時であ
   る）。 (h) ｎ個の電圧制御発振器を設け、これら電圧
   制御発振器の出力端子から、sin（ω_pｔ＋＋
   θ_n）なる変調形式の信号（但しω_pは搬送波
   の周波数に対応し、θ_nは第（ｍ＋１）番目の
   枝路に対する位相推移であり、ｍはｏから
   （ｎ−１）まで変化する）を同相通路におけ
   るｎ個の混合器の第２の入力端子に直接供給
   し、かつπ／２移相回路を介してcos（ω_pｔ
   ＋＋θ_n）なる形式の変調信号を直交位相通
   路におけるｎ個の混合器の第２の入力端子に
   供給し、 (i) ｎ個の電圧制御発振器及び2n個の乗算器
   に対する制御回路 を設けたことを特徴とする適応等化装置。 ５ 制御回路が (a) ｎ個の枝路におけるｎ個の電圧制御発振器に
   対し次式 θ^k+1 _n＝θ^k _n−β（Ｙｋｍe′_k−X^k _ne″_k） （但しβは正の定数でβ＜１）で表わされる制
   御信号θ^k+1 _nを供給するため２個の乗算器、減算
   器、乗算器、減算器及び遅延回路と、 (b) ｎ個の枝路における2n個の乗算器に対し次
   式 r^k+1 _n＝r^k _n−α（ｐｋｍe′_k＋q^k _ne″_k） （但しαは正の定数でα＜１）で表わされる制
   御信号γ^k+1 _nを供給するため２個の乗算器、加算
   器、乗算器、減算器及び遅延回路とを備える特
   許請求の範囲第４項記載の適応等化装置。 ６ 制御回路の乗算器の前位に乗算器と同数のゼ
   ロ比較回路を配設する特許請求の範囲第５項記載
   の適応等化装置。