JPH0342779A - 実装部品搭載試行システム - Google Patents
実装部品搭載試行システムInfo
- Publication number
- JPH0342779A JPH0342779A JP1179270A JP17927089A JPH0342779A JP H0342779 A JPH0342779 A JP H0342779A JP 1179270 A JP1179270 A JP 1179270A JP 17927089 A JP17927089 A JP 17927089A JP H0342779 A JPH0342779 A JP H0342779A
- Authority
- JP
- Japan
- Prior art keywords
- component
- area
- package
- file
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路パッケージの実装部品搭載試行システ
ムに関する。
ムに関する。
従来、この種の電子回路パッケージへ部品を実装するに
当り、その部品のレイアウトを決定するために、パッケ
ージレイアウト上にモックアツプを作成したり、実際の
部品の面積を計算したりして、実装出来るか否かをＮ認
していた。
当り、その部品のレイアウトを決定するために、パッケ
ージレイアウト上にモックアツプを作成したり、実際の
部品の面積を計算したりして、実装出来るか否かをＮ認
していた。
上述した従来の電子回路パッケージ実装レイアウトは、
それぞれパッケージの大きさや、ＩＣ１部品の数量及び
形状等が違うので、この為、レイアウトを決めるのにモ
ックアツプを作成したり、部品の面積を計算したりして
実装出来るがとうが確認しているため、実際に物か出来
てがらでないとＩＣ１部品等が実装出来るかどうが分が
らす、実装出来ない場合は、再度レイアウトをやり直お
さなければならないという欠点がある。
それぞれパッケージの大きさや、ＩＣ１部品の数量及び
形状等が違うので、この為、レイアウトを決めるのにモ
ックアツプを作成したり、部品の面積を計算したりして
実装出来るがとうが確認しているため、実際に物か出来
てがらでないとＩＣ１部品等が実装出来るかどうが分が
らす、実装出来ない場合は、再度レイアウトをやり直お
さなければならないという欠点がある。
本発明は、部品の実面積ラインラリと、部品搭載時の実
装領域ライフラリ、ライブラリ種類解釈部、実装面積算
出部、全面積総和部、搭載可否部を有している。
装領域ライフラリ、ライブラリ種類解釈部、実装面積算
出部、全面積総和部、搭載可否部を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のフ冑ツク禍或図である。
メインフレーム］は、実行制御部２．ライブラリ種類解
釈部３１部品実面積算出部４及び実装搭載用否判定部５
よりｗｉ戒される。実行プログラムファイル６は本実装
部品搭載試行システムを実行させるに必要なプログラム
ファイルである。回路情報ファイル７は、対象とする電
子回路パッケージの回路に使用されている部品−覧表情
報が入っている回路情報ファイル、パッケージ部品ライ
ブラリファイル８は、電子回路パッケージをｔｔｌｌ成
するパッケージの形状１部品名−覧、熱条件、電気的条
件等が入っているライブラリファイル、実装領域ライブ
ラリファイル９は、熱条件、電気的条件等の理由による
部品の実装領域面積が入っているライブラリファイル、
ライブラリ種類解釈部３は、回路情報ファイル７の部品
がパッケージ部品ライブラリファイル８に登録されてい
るかのチエツク及び条件の解釈を行う。部品実面積算出
部４は、部品実面積ライブラリファイル１０や実装領域
ライブラリファイル９から得た面積を計算する。
釈部３１部品実面積算出部４及び実装搭載用否判定部５
よりｗｉ戒される。実行プログラムファイル６は本実装
部品搭載試行システムを実行させるに必要なプログラム
ファイルである。回路情報ファイル７は、対象とする電
子回路パッケージの回路に使用されている部品−覧表情
報が入っている回路情報ファイル、パッケージ部品ライ
ブラリファイル８は、電子回路パッケージをｔｔｌｌ成
するパッケージの形状１部品名−覧、熱条件、電気的条
件等が入っているライブラリファイル、実装領域ライブ
ラリファイル９は、熱条件、電気的条件等の理由による
部品の実装領域面積が入っているライブラリファイル、
ライブラリ種類解釈部３は、回路情報ファイル７の部品
がパッケージ部品ライブラリファイル８に登録されてい
るかのチエツク及び条件の解釈を行う。部品実面積算出
部４は、部品実面積ライブラリファイル１０や実装領域
ライブラリファイル９から得た面積を計算する。
実装搭載可否判定部５は、指定されたパッケージの大き
さに搭載可能かをチエツクする。端末■２はメインフレ
ーム１に起動をかれ、プログラム情報のトレース等を制
御するのに使用される。またバス１３は、メインフレー
ム１及び各種ライブラリファイル６〜１０及び端末１２
を接続するものである。
さに搭載可能かをチエツクする。端末■２はメインフレ
ーム１に起動をかれ、プログラム情報のトレース等を制
御するのに使用される。またバス１３は、メインフレー
ム１及び各種ライブラリファイル６〜１０及び端末１２
を接続するものである。
端末１２よりメインフレーム１を起動させると実行制御
部２は、実行１１フグラムフアイル６により回路情報フ
ァイル７の電子回路パッケージ部品−覧の情報を読み出
すと共にパッケージ部品ライブラリファイル８の情報を
読み出す。ライブラリ種類解釈部３は、現在その部品が
登録されているかどうかを回路情報ファイル７とパッケ
ージ部品ライブラリファイル８を照合し、確認し、パッ
ケージの形状、および、実装方法により異なる熱条件お
よび電気条件を求める。この時ライブラリ種類解釈部３
は、パッケージ部品ライブラリファイル８に登録されて
いない場合は、処理はそのまま続行して、最後にその旨
、端末１２又はリスト１１に出力する。部品面積算出部
４はライブラリ種類解釈部３によって求めた各部品の熱
条件、電気的条件を基に対応する部品の実装領域面積を
実装領域ライブラリファイル９より抽出するとともに、
対応する部品の部品実面積を部品実面積ライブラリファ
イル１０より抽出し、各部品の実装領域面積、および、
実面積を集計する。実装搭載可否判定部５は回路情報フ
ァイル７によって指定されたパッケージ名に対応する形
状と求めた実装領域面積、および、実面積の集計値とを
比較し、実装可能か否かを判定する。この時、実装可能
か不可能かの情報を端末コ２又はリスト１１に出力する
。
部２は、実行１１フグラムフアイル６により回路情報フ
ァイル７の電子回路パッケージ部品−覧の情報を読み出
すと共にパッケージ部品ライブラリファイル８の情報を
読み出す。ライブラリ種類解釈部３は、現在その部品が
登録されているかどうかを回路情報ファイル７とパッケ
ージ部品ライブラリファイル８を照合し、確認し、パッ
ケージの形状、および、実装方法により異なる熱条件お
よび電気条件を求める。この時ライブラリ種類解釈部３
は、パッケージ部品ライブラリファイル８に登録されて
いない場合は、処理はそのまま続行して、最後にその旨
、端末１２又はリスト１１に出力する。部品面積算出部
４はライブラリ種類解釈部３によって求めた各部品の熱
条件、電気的条件を基に対応する部品の実装領域面積を
実装領域ライブラリファイル９より抽出するとともに、
対応する部品の部品実面積を部品実面積ライブラリファ
イル１０より抽出し、各部品の実装領域面積、および、
実面積を集計する。実装搭載可否判定部５は回路情報フ
ァイル７によって指定されたパッケージ名に対応する形
状と求めた実装領域面積、および、実面積の集計値とを
比較し、実装可能か否かを判定する。この時、実装可能
か不可能かの情報を端末コ２又はリスト１１に出力する
。
もし不可能な場合どの位の面積が不足しているのか、ま
たいずれの部品が入らないのかの情報を端末１２又はリ
スト１１に出力する。
たいずれの部品が入らないのかの情報を端末１２又はリ
スト１１に出力する。
〔発明の効果〕
以上説明したように本発明は、部品実面積ライブラリと
部品搭載領域ライブラリをライブラリ化し、ライブラリ
種類解釈部１部品実面積算出部。
部品搭載領域ライブラリをライブラリ化し、ライブラリ
種類解釈部１部品実面積算出部。
全面積総和部、搭載可否部のソフトブロクラムを作成す
ることにより、モックアツプの作成や面積を計算する必
要もなく、また搭載出来なくなるという事も無くなる効
果かある。
ることにより、モックアツプの作成や面積を計算する必
要もなく、また搭載出来なくなるという事も無くなる効
果かある。
第１図は本発明のブロック図である。
１・・・メインフレーム、２・・・実行制御部、３・・
・ライブラリ種類解釈部、４・・部品実面積算出部、５
・・実装搭載可否判定部、６・・・実行プログラムファ
イル、７・・・回路情報ファイル、８・・・パッケージ
部品ライブラリファイル、９・・・実装領域ライブラリ
ファイル、］Ｏ・・部品実面積ライフラリファイル、１
１・・・リスト、■２・・・端末。
・ライブラリ種類解釈部、４・・部品実面積算出部、５
・・実装搭載可否判定部、６・・・実行プログラムファ
イル、７・・・回路情報ファイル、８・・・パッケージ
部品ライブラリファイル、９・・・実装領域ライブラリ
ファイル、］Ｏ・・部品実面積ライフラリファイル、１
１・・・リスト、■２・・・端末。
Claims (1)
- 複数種類の部品ライブラリを備え、前記複数種類の部品
を使用して電子回路パッケージを作る実装部品搭載試行
システムにおいて、前記電子回路パッケージの回路情報
を格納した回路情報フアイルと、パッケージ部品名およ
び前記パッケージ部品の形状，実装面積，熱条件，電気
的条件を予じめ格納したパッケージ部品ライブラリファ
イルと、前記パッケージ部品の熱条件，電気的条件に対
応した実装領域面積を予じめ格納した実装領域ライブラ
リファイルと、前記パッケージ部品に対応した部品実面
積を予じめ格納した部品実面積ライブラリフアイルと、
前記回路情報ファイルの回路情報を読み出し、前記パッ
ケージ部品ライブラリファイルと照合し、各部品の熱条
件，電気的条件を求めるライブラリ種類解釈部と、前記
求められた熱条件，電気的条件を基に対応する部品の実
装領域面積を前記実装領域ライブラリファイルより抽出
するとともに対応する部品の部品面積を前記部品面積ラ
イブラリフアイルより抽出し、各部品の実装面積および
実面積を集計する部品実面積算出部と、前記回路情報フ
ァイルにより指定されたパッケージ名に対応するパッケ
ージ形状と求められた実装領域面積および実面積の集計
値とを比較し、実装可能か否かを判定する実装搭載可否
判定部とを有することを特徴とする実装部品搭載試行シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179270A JPH0342779A (ja) | 1989-07-11 | 1989-07-11 | 実装部品搭載試行システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179270A JPH0342779A (ja) | 1989-07-11 | 1989-07-11 | 実装部品搭載試行システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342779A true JPH0342779A (ja) | 1991-02-22 |
Family
ID=16062906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179270A Pending JPH0342779A (ja) | 1989-07-11 | 1989-07-11 | 実装部品搭載試行システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367978A (ja) * | 1991-06-14 | 1992-12-21 | Nec Corp | 回路図エディタ |
| JPH09266254A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体集積回路の自動配置方法 |
-
1989
- 1989-07-11 JP JP1179270A patent/JPH0342779A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367978A (ja) * | 1991-06-14 | 1992-12-21 | Nec Corp | 回路図エディタ |
| JPH09266254A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体集積回路の自動配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| WO2001040900A3 (en) | Language subset validation | |
| JP2536125B2 (ja) | 配置処理方式 | |
| JP3041013B2 (ja) | ソフトウェア部品利用ルール生成方法 | |
| JPH0342779A (ja) | 実装部品搭載試行システム | |
| JP2633651B2 (ja) | シミュレーション装置のレーシングチェック方式 | |
| JPS62217325A (ja) | アセンブラコ−ド最適化方式 | |
| JPH05224995A (ja) | 情報処理装置の試験方式 | |
| JPH0391039A (ja) | ソフトウエアのテスト用プログラムおよびテストデータの作成方法 | |
| JP2961969B2 (ja) | 論理シミュレーター | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| JP3193173B2 (ja) | 論理回路設計装置 | |
| JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JP2697601B2 (ja) | 乗算・除算命令インタロックのシミュレーション方式 | |
| JPH039476A (ja) | プルアップ素子洩れ検出方式 | |
| JP2971508B2 (ja) | 論理回路検証装置 | |
| JPH03263178A (ja) | 遅延シミュレーション方式 | |
| KR940015798A (ko) | 사용자 정합 소프트웨어와 응용 소프트웨어 사이에서의 정규화된 명령어 정보 메세지 구성, 전송 및 추출 방법 | |
| JPH03235135A (ja) | プログラムの自動検査方式 | |
| JPH0285981A (ja) | ソフトウェア開発支援装置 | |
| JPH0594498A (ja) | プリント基板ｃａｄシステム | |
| JPS62112397A (ja) | 配線パタ−ン改修装置 | |
| JPH0499354A (ja) | 集積回路設計装置 | |
| JPH01192200A (ja) | プリント基板組立て情報生成方式 |