JPH03263178A - 遅延シミュレーション方式 - Google Patents
遅延シミュレーション方式Info
- Publication number
- JPH03263178A JPH03263178A JP2062937A JP6293790A JPH03263178A JP H03263178 A JPH03263178 A JP H03263178A JP 2062937 A JP2062937 A JP 2062937A JP 6293790 A JP6293790 A JP 6293790A JP H03263178 A JPH03263178 A JP H03263178A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- delay
- simulator
- memory
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路の遅延シミュレーション方式〔従来の
技術〕 従来の遅延シミュレーション方式としては、電子回路素
子の遅延時間を規定するタイミングライブラリファイル
と、電子回路のソフトウェアモデルの展開と電子回路素
子の遅延時間の設定とを行うメモリを有するシミュレー
タと、シミュレータのメモリの内容に従ってシミュレー
ションを実行するシミュレーションエンジンと、シミュ
レータとの対話を行うコンソールとを備え、タイミング
ライブラリファイルに電子回路素子の遅延時間の最大値
、平均値、Ｉ＆小値の３つの固定値を設定しておき、シ
ミュレーション実施前に、コンソールから前記のいずれ
かの値を指定して遅延シミスレ−ションを実施する方式
がある。
技術〕 従来の遅延シミュレーション方式としては、電子回路素
子の遅延時間を規定するタイミングライブラリファイル
と、電子回路のソフトウェアモデルの展開と電子回路素
子の遅延時間の設定とを行うメモリを有するシミュレー
タと、シミュレータのメモリの内容に従ってシミュレー
ションを実行するシミュレーションエンジンと、シミュ
レータとの対話を行うコンソールとを備え、タイミング
ライブラリファイルに電子回路素子の遅延時間の最大値
、平均値、Ｉ＆小値の３つの固定値を設定しておき、シ
ミュレーション実施前に、コンソールから前記のいずれ
かの値を指定して遅延シミスレ−ションを実施する方式
がある。
上述した従来の遅延シミュレーション方式は、指定可能
な電子回路素子の遅延時間は最大値、平均値、最小値の
いずれかと決まっている。
な電子回路素子の遅延時間は最大値、平均値、最小値の
いずれかと決まっている。
最大値または最小値を指定して遅延シミュレーションを
実施すると、電子回路の遅延時間が多過ぎたり、少な過
ぎたりしてシミュレーション結果が実動作に合わず、正
確な回路解析ができない場合がある。また、正常動作が
可能な遅延時間の変動範囲も確認できない。
実施すると、電子回路の遅延時間が多過ぎたり、少な過
ぎたりしてシミュレーション結果が実動作に合わず、正
確な回路解析ができない場合がある。また、正常動作が
可能な遅延時間の変動範囲も確認できない。
本発明の目的は、電子回路の遅延シミュレーションを実
タイミングに合った動作で確認できる遅延シミュレーシ
ョン方式を提供することである。
タイミングに合った動作で確認できる遅延シミュレーシ
ョン方式を提供することである。
本発明の遅延シミュレーション方式は、電子回路素子の
遅延時間を規定するタイミングライブラリファイルと、
電子回路のソフトウェアモデルを展開し前記電子回路素
子の遅延時間を設定するメモリを有するシミュレータと
、前記シミュレータのメモリの内容に従ってシミュレー
ションを実行するシミュレーションエンジンと、前記シ
ミュレータとの対話を行うコンソールとを有する遅延シ
ミュレーション方式において、前記シミュレータに、前
記コンソールからのパラメータを解釈し前記タイミング
ライブラリファイルの電子回路素子の遅延時間を変更し
前記メモリに設定するパラメータ解釈実行プログラムを
備え、前記コンソールから前記電子回路素子の遅延時間
範囲を任意に指定するパラメータを入力し前記電子回路
のシミュレーションを行うことを特徴とする。
遅延時間を規定するタイミングライブラリファイルと、
電子回路のソフトウェアモデルを展開し前記電子回路素
子の遅延時間を設定するメモリを有するシミュレータと
、前記シミュレータのメモリの内容に従ってシミュレー
ションを実行するシミュレーションエンジンと、前記シ
ミュレータとの対話を行うコンソールとを有する遅延シ
ミュレーション方式において、前記シミュレータに、前
記コンソールからのパラメータを解釈し前記タイミング
ライブラリファイルの電子回路素子の遅延時間を変更し
前記メモリに設定するパラメータ解釈実行プログラムを
備え、前記コンソールから前記電子回路素子の遅延時間
範囲を任意に指定するパラメータを入力し前記電子回路
のシミュレーションを行うことを特徴とする。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を説明するためのブロック図
である。
である。
本実施例の遅延シミュレーション方式は、従来と同様機
能のタイミングライブラリファイル１゜シミュレータ２
．メモリ２１．シミュレーションエンジン３およびコン
ソール４を有しており、さらにシミュレータ２に、コン
ソール４からのパラメータを解釈しタイミングライブラ
リファイル１の電子回路素子の遅延時間を変更しメモリ
２１に設定するパラメータ解釈実行プログラム２２を備
えている。
能のタイミングライブラリファイル１゜シミュレータ２
．メモリ２１．シミュレーションエンジン３およびコン
ソール４を有しており、さらにシミュレータ２に、コン
ソール４からのパラメータを解釈しタイミングライブラ
リファイル１の電子回路素子の遅延時間を変更しメモリ
２１に設定するパラメータ解釈実行プログラム２２を備
えている。
次に動作を説明する。シミュレータ２のメモリ２１にシ
ミュレーションモデルを展開し、電子回路素子の遅延時
間の平均値から最大値または最小値への何％の増減範囲
まで確認したいかを決定するパラメータをコンソール４
より指示する。シミュレータ２は、コンソール４より受
けたパラメータを基にパラメータ解釈実行プログラム２
２を起動する。パラメータ解釈実行プログラム２２は、
タイミングライブラリファイル１から遅延時間を引き取
り、パラメータで指定された値に変更し、メモリ２１の
シミュレーションモデルで使用している電子回路素子モ
デルの遅延時間として設定する。この状態で、シミュレ
ーションエンジン３にて遅延シミュレーションを実行す
る。
ミュレーションモデルを展開し、電子回路素子の遅延時
間の平均値から最大値または最小値への何％の増減範囲
まで確認したいかを決定するパラメータをコンソール４
より指示する。シミュレータ２は、コンソール４より受
けたパラメータを基にパラメータ解釈実行プログラム２
２を起動する。パラメータ解釈実行プログラム２２は、
タイミングライブラリファイル１から遅延時間を引き取
り、パラメータで指定された値に変更し、メモリ２１の
シミュレーションモデルで使用している電子回路素子モ
デルの遅延時間として設定する。この状態で、シミュレ
ーションエンジン３にて遅延シミュレーションを実行す
る。
以上説明したように、本発明の遅延シミュレーション方
式は、電子回路素子の遅延時間が任意に指定可能なので
、電子回路の遅延シミュレーションを実タイミングに合
った動作で確認できる効果がある。
式は、電子回路素子の遅延時間が任意に指定可能なので
、電子回路の遅延シミュレーションを実タイミングに合
った動作で確認できる効果がある。
第１図は本発明の一実施例を説明するためのブロック図
である。 １・・・タイミングライブラリファイル、２・・・シミ
ュレータ、３・・・シミュレーションエンジン、４・・
・コンソール、２１・・・メモリ、２２・・・パラメー
タ解釈実行プログラム。
である。 １・・・タイミングライブラリファイル、２・・・シミ
ュレータ、３・・・シミュレーションエンジン、４・・
・コンソール、２１・・・メモリ、２２・・・パラメー
タ解釈実行プログラム。
Claims (1)
- 電子回路素子の遅延時間を規定するタイミングライブラ
リファイルと、電子回路のソフトウェアモデルを展開し
前記電子回路素子の遅延時間を設定するメモリを有する
シミュレータと、前記シミュレータのメモリの内容に従
つてシミュレーションを実行するシミュレーションエン
ジンと、前記シミュレータとの対話を行うコンソールと
を有する遅延シミュレーション方式において、前記シミ
ュレータに、前記コンソールからのパラメータを解釈し
前記タイミングライブラリファイルの電子回路素子の遅
延時間を変更し前記メモリに設定するパラメータ解釈実
行プログラムを備え、前記コンソールから前記電子回路
素子の遅延時間範囲を任意に指定するパラメータを入力
し前記電子回路のシミュレーションを行うことを特徴と
する遅延シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062937A JPH03263178A (ja) | 1990-03-13 | 1990-03-13 | 遅延シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062937A JPH03263178A (ja) | 1990-03-13 | 1990-03-13 | 遅延シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263178A true JPH03263178A (ja) | 1991-11-22 |
Family
ID=13214715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062937A Pending JPH03263178A (ja) | 1990-03-13 | 1990-03-13 | 遅延シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668181A (zh) * | 2020-12-28 | 2021-04-16 | 上海科梁信息工程股份有限公司 | 仿真测试方法、装置、电子设备及存储介质 |
-
1990
- 1990-03-13 JP JP2062937A patent/JPH03263178A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668181A (zh) * | 2020-12-28 | 2021-04-16 | 上海科梁信息工程股份有限公司 | 仿真测试方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| JPS6063644A (ja) | デイジタル装置の動作のモデリング方法及び装置 | |
| JPS6136262B2 (ja) | ||
| US8170860B2 (en) | Method and device for emulating control and/or regulating functions of a control or regulating device | |
| US5193068A (en) | Method of inducing off-circuit behavior in a physical model | |
| KR960009118A (ko) | 집적회로 시뮬레이터 및 집적회로 시뮬레이션방법 | |
| JPH03263178A (ja) | 遅延シミュレーション方式 | |
| JPH06149925A (ja) | 回路シミュレーション装置 | |
| JPH02220145A (ja) | プログラムトレース方式 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP2003242194A (ja) | 論理シミュレーション装置 | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH02239758A (ja) | 通信シミュレート方式 | |
| JPH05289901A (ja) | シングルチップマイコンのシミュレ−ション方法及び そのシミュレ−タ装置 | |
| JPH04277840A (ja) | 非同期命令のシミュレーション方式 | |
| JPH0821043B2 (ja) | シミュレーション方法 | |
| JPH03245239A (ja) | プロセッサ対向シミュレーション方式 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JPH02216544A (ja) | リアルチップシミュレーション方式 | |
| JPS63211037A (ja) | プログラムデバツク方法 | |
| JPH01201766A (ja) | 論理シミュレーション装置 | |
| JPH10333713A (ja) | ブロック線図型シミュレーション装置 | |
| JPH0248742A (ja) | 論理シミュレーション装置 | |
| JPH02270037A (ja) | ハードウェアシミュレーション方式 | |
| JPS62262107A (ja) | エミユレ−タ用ｐｉｏシミユレ−タ装置 |