JPH0342818A - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法Info
- Publication number
- JPH0342818A JPH0342818A JP17832889A JP17832889A JPH0342818A JP H0342818 A JPH0342818 A JP H0342818A JP 17832889 A JP17832889 A JP 17832889A JP 17832889 A JP17832889 A JP 17832889A JP H0342818 A JPH0342818 A JP H0342818A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- compound semiconductor
- layer
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Ｓｉ基板上に従来技術のものと比較して、基
板の反り及びクラックを極めて低く抑えた高品質の化合
物半導体装置とその製造方法に関するものである。
板の反り及びクラックを極めて低く抑えた高品質の化合
物半導体装置とその製造方法に関するものである。
（従来の技術）
ＧａＡｓに代表される■−■族化合物半導体は、現在主
流であるＳｌと比較して直接遷移であり高い電子移動度
を有するため、高速デバイス、光デバイスに利用されて
いる。しかしながら、ＧａＡｓに代表される上記■−ｖ
族化合物半導体は、Ｗ１械的に脆く、大面積が得られな
いため高価格である。このような問題を解決するため、
安価で機械的熱的特性の優れたＳＩ基板上に上記■−■
族化合物半導体をエピタキシャル成長させ、そこにデバ
イスを形成する方法が試みられている。
流であるＳｌと比較して直接遷移であり高い電子移動度
を有するため、高速デバイス、光デバイスに利用されて
いる。しかしながら、ＧａＡｓに代表される上記■−ｖ
族化合物半導体は、Ｗ１械的に脆く、大面積が得られな
いため高価格である。このような問題を解決するため、
安価で機械的熱的特性の優れたＳＩ基板上に上記■−■
族化合物半導体をエピタキシャル成長させ、そこにデバ
イスを形成する方法が試みられている。
（発明が解決しようとする課題）
しかしながら、上記ＧａＡｓを例にとると、Ｓｉと格子
定数で約４％、熱膨張係数について約２倍の不整合があ
るため、Ｓｉ基板上には直接成長しがたい。
定数で約４％、熱膨張係数について約２倍の不整合があ
るため、Ｓｉ基板上には直接成長しがたい。
この問題を解決するため現在では、上記Ｓｉ基板上に成
長温度３００〜４００℃、数１００人の低温ＧａＡｓ層
を形成後、成長温度６００〜８００°ＣでＧａＡｓ層を
形成する二段階成長法が行われ、良好な結晶性が得られ
ている。また、さらに上記方法に加えて熱アニ−リング
を行うことによって、結晶性１表面平坦性もより一層向
上したＧａＡｓエピタキシャル層をＳｉ基板上に形成可
能にしている。
長温度３００〜４００℃、数１００人の低温ＧａＡｓ層
を形成後、成長温度６００〜８００°ＣでＧａＡｓ層を
形成する二段階成長法が行われ、良好な結晶性が得られ
ている。また、さらに上記方法に加えて熱アニ−リング
を行うことによって、結晶性１表面平坦性もより一層向
上したＧａＡｓエピタキシャル層をＳｉ基板上に形成可
能にしている。
しかしながら、上記Ｓｉと上記ＧａＡｓとの間には前述
したように約２倍の熱膨張係数差が存在するため、上記
ＧａＡｓ威長後の室温への冷却過程において非常に大き
な引っ張り応力が働く、このため上記ＧａＡｓエピタキ
シャル層は上に凸の反った状態になり、膜厚が３／！ａ
を越えるとクラックが発生するという問題があった。
したように約２倍の熱膨張係数差が存在するため、上記
ＧａＡｓ威長後の室温への冷却過程において非常に大き
な引っ張り応力が働く、このため上記ＧａＡｓエピタキ
シャル層は上に凸の反った状態になり、膜厚が３／！ａ
を越えるとクラックが発生するという問題があった。
（発明の目的）
本発明は上記の欠点を改善するために提案されたもので
、その目的は、Ｓｉ基板上に■−Ｖ族化合物半導体を形
成するに当たって、該１［［−Ｖ族化合物半導体に発生
する反り、クラックを従来法と比較して著しく抑えた化
合物半導体装置とその製造方法を提供することにある。
、その目的は、Ｓｉ基板上に■−Ｖ族化合物半導体を形
成するに当たって、該１［［−Ｖ族化合物半導体に発生
する反り、クラックを従来法と比較して著しく抑えた化
合物半導体装置とその製造方法を提供することにある。
（課題を解決するための手段）
上記目的を達成するために、本発明者等は種々の実験を
行ってきた結果、上記Ｓｉ基板表面を多孔賀状にし、前
記多孔質Ｓｉ表面上にＳｉをホモエピタキシャル成長し
、前記基板上にＧａＡｓをエピタキシャル成長すること
によって、基板の反りを大幅に低減し、クランクについ
ても従来法ではＧａＡｓ成長￥が３μ詭を越えると発生
していたが、本発明によると３ｎを越えてもクランクが
発生しなかったことを発見した。
行ってきた結果、上記Ｓｉ基板表面を多孔賀状にし、前
記多孔質Ｓｉ表面上にＳｉをホモエピタキシャル成長し
、前記基板上にＧａＡｓをエピタキシャル成長すること
によって、基板の反りを大幅に低減し、クランクについ
ても従来法ではＧａＡｓ成長￥が３μ詭を越えると発生
していたが、本発明によると３ｎを越えてもクランクが
発生しなかったことを発見した。
上記の目的を達成するため、本発明はＳｉ基板と、前記
Ｓｉ基板上に形成された多孔質層と、前記多孔質層上に
形成されたホモエピタキシャル層と、前記ホモエピタキ
シャル層上に形成された化合物半導体層とを備えること
を特徴とする化合物半導体装置を発明の要旨とするもの
である。
Ｓｉ基板上に形成された多孔質層と、前記多孔質層上に
形成されたホモエピタキシャル層と、前記ホモエピタキ
シャル層上に形成された化合物半導体層とを備えること
を特徴とする化合物半導体装置を発明の要旨とするもの
である。
さらに、本発明はＳｉ基板上に化合物半導体を形成する
工程において、前記Ｓｉ基板表面に多孔質Ｓｉを形成す
る工程と、前記多孔質Ｓｉ表面上にＳｉをエピタキシャ
ル成長せしめる工程とを具備することを特徴とする化合
物半導体装置の製造方法を発明の要旨とするものである
。
工程において、前記Ｓｉ基板表面に多孔質Ｓｉを形成す
る工程と、前記多孔質Ｓｉ表面上にＳｉをエピタキシャ
ル成長せしめる工程とを具備することを特徴とする化合
物半導体装置の製造方法を発明の要旨とするものである
。
（作用）
本発明はＳｉ基板表面をｌ孔質状にし、この表面上にＳ
ｉをホモエピタキシャル成長し、さらにこの上にＧａＡ
ｓをエピタキシャル成長を行っているため、基板の反り
を大幅に低減することができるものである。
ｉをホモエピタキシャル成長し、さらにこの上にＧａＡ
ｓをエピタキシャル成長を行っているため、基板の反り
を大幅に低減することができるものである。
（実施例）
次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行いうろことは言うまでも
ない。
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行いうろことは言うまでも
ない。
以下、有機金属気相成長法（以下ＭＯＣＶＤ法）を用い
て、Ｓｉ基板上にＧａＡｓをエピタキシャル成長させる
場合を例に、本発明の実施例について説明する。
て、Ｓｉ基板上にＧａＡｓをエピタキシャル成長させる
場合を例に、本発明の実施例について説明する。
集１図は本発明によるＳｉ基板上に形成したＧａＡｓエ
ピタキシャル層の断面図を示す０図において、１はＳｉ
基板、２は多孔質状Ｓｉ、 ３はＳｉホモエピタキシャ
ル層、４はＧａＡｓエピタキシャル層を示す。
ピタキシャル層の断面図を示す０図において、１はＳｉ
基板、２は多孔質状Ｓｉ、 ３はＳｉホモエピタキシャ
ル層、４はＧａＡｓエピタキシャル層を示す。
基板としては、面方位が＜１００＞かられずかにずれた
、抵抗率０．０１Ωａｍ以下の厚さ３００ｎ、Ｐ型Ｓｌ
基板を用いた。 Ｓｉ基板表面を多孔質状にするために
、通常の洗浄後ＨＦ溶液中で陽極化成を電流密度０．１
Ａ／ｃ＋ｗ” 、 ２０分間行い、厚さ１．６ｎの多孔
質層を形成した。その後基板を上記ＭＯＣＶＤ装置に導
入し、Ｈ８雰囲気中で１０００’Ｃ１１０分の基板加熱
を行い、Ｓｉ基板の表面クリーニングを行った。
、抵抗率０．０１Ωａｍ以下の厚さ３００ｎ、Ｐ型Ｓｌ
基板を用いた。 Ｓｉ基板表面を多孔質状にするために
、通常の洗浄後ＨＦ溶液中で陽極化成を電流密度０．１
Ａ／ｃ＋ｗ” 、 ２０分間行い、厚さ１．６ｎの多孔
質層を形成した。その後基板を上記ＭＯＣＶＤ装置に導
入し、Ｈ８雰囲気中で１０００’Ｃ１１０分の基板加熱
を行い、Ｓｉ基板の表面クリーニングを行った。
そして基板温度を９００°Ｃに設定し、５Ｉ８４をリア
クターに導入し、ＳｌをＩｎホモエピタキシャル成長を
行った。モしてＳｉ戒長後ＡｓＨ，を導入し、Ｓｉ上に
Ａｓ被覆面を形成した後、基板温度を４００℃に設定し
ＧａＡｓ低温層を１５０人形威し、引続き基板温度を７
５０℃に設定しＧａＡｓ成長を行った。
クターに導入し、ＳｌをＩｎホモエピタキシャル成長を
行った。モしてＳｉ戒長後ＡｓＨ，を導入し、Ｓｉ上に
Ａｓ被覆面を形成した後、基板温度を４００℃に設定し
ＧａＡｓ低温層を１５０人形威し、引続き基板温度を７
５０℃に設定しＧａＡｓ成長を行った。
上記工程に従って製造したＳｉ基板上のＧａＡｓエピタ
キシャル層について、表面平坦性、及びＸ線二結晶法等
による結晶性評価を行った結果、従来法、すなわちＳＩ
基板表面に直接成長したＧａＡｓエピタキシャル層と比
較しても、遜色のないことがＨ１認された０次に基板の
反りを調べるため、フラットネステスターを用いてＧａ
Ａｓ１ｌｌ厚２ｎの基板曲率を測定した。第１表にその
結果を示す、従来法ではフラットネステスターによる曲
率が６．４ｍであるのに対して、本発明ではフラットネ
ステスターによる曲率が１５ｍとなり大幅に反りが低減
されているのが分かる。また、従来法ではＧａＡｓの膜
厚が３ｎを越えたところで、クラックが発生し始めたが
、本発明によると４μを越えてもクラックは発生しなか
った。
キシャル層について、表面平坦性、及びＸ線二結晶法等
による結晶性評価を行った結果、従来法、すなわちＳＩ
基板表面に直接成長したＧａＡｓエピタキシャル層と比
較しても、遜色のないことがＨ１認された０次に基板の
反りを調べるため、フラットネステスターを用いてＧａ
Ａｓ１ｌｌ厚２ｎの基板曲率を測定した。第１表にその
結果を示す、従来法ではフラットネステスターによる曲
率が６．４ｍであるのに対して、本発明ではフラットネ
ステスターによる曲率が１５ｍとなり大幅に反りが低減
されているのが分かる。また、従来法ではＧａＡｓの膜
厚が３ｎを越えたところで、クラックが発生し始めたが
、本発明によると４μを越えてもクラックは発生しなか
った。
第１表
以上の実施例では、■−Ｖ族化合物半導体としてＧａＡ
ｓを例に取り説明したが、■＝Ｖ族化合物半導体として
ＩｎＡｓ、 ＧｓＰ、 ＩｎＰ等を使用しても上記効果
が得られることは言うまでもない、なお、本実施例では
Ｓｉ基板上にＧａＡｓからなる■−Ｖ族化合物半導体を
形成するに際して、ＭＯＣＶＤ法を用いてエピタキシャ
ル成長を行っているが、本実施例は一つの例示であって
、他の結晶成長法を適用できることは言うまでもない。
ｓを例に取り説明したが、■＝Ｖ族化合物半導体として
ＩｎＡｓ、 ＧｓＰ、 ＩｎＰ等を使用しても上記効果
が得られることは言うまでもない、なお、本実施例では
Ｓｉ基板上にＧａＡｓからなる■−Ｖ族化合物半導体を
形成するに際して、ＭＯＣＶＤ法を用いてエピタキシャ
ル成長を行っているが、本実施例は一つの例示であって
、他の結晶成長法を適用できることは言うまでもない。
例えば、分子線エピタキシャル（以下ＭＢＥと呼ぶ）法
でＳｉ基板上にＧａＡｓを形成する場合、多孔質層を形
成したＳｉ基板を上記ＭＢＥ装置に導入し、超高真空中
で１０００°Ｃ１１０分の基板加熱を行い、Ｓｉ基板の
表面クリーニングを行う、そして基板温度を５００°Ｃ
に設定し、電子ビーム蒸着源を用いてＳｉを蒸発させ、
Ｓｉを１ｎホモエピタキシヤル成長を行う、そしてＳｉ
戒成長クヌードセンセルを用いて＾Ｓを蒸発させ、Ｓｉ
上に＾３被覆面を形成した後、基板温度を４００℃に設
定しＧａＡｓ低温層を１５０人形成し、引続き基板温度
を７５０℃に設定しＧａＡｓ成長を行う。
でＳｉ基板上にＧａＡｓを形成する場合、多孔質層を形
成したＳｉ基板を上記ＭＢＥ装置に導入し、超高真空中
で１０００°Ｃ１１０分の基板加熱を行い、Ｓｉ基板の
表面クリーニングを行う、そして基板温度を５００°Ｃ
に設定し、電子ビーム蒸着源を用いてＳｉを蒸発させ、
Ｓｉを１ｎホモエピタキシヤル成長を行う、そしてＳｉ
戒成長クヌードセンセルを用いて＾Ｓを蒸発させ、Ｓｉ
上に＾３被覆面を形成した後、基板温度を４００℃に設
定しＧａＡｓ低温層を１５０人形成し、引続き基板温度
を７５０℃に設定しＧａＡｓ成長を行う。
（発明の効果）
以上説明したように、本発明によれば、Ｓｉ基板表面を
多孔質状にし、その上にＳｉを成長させることによって
、化合物半導体に発生する反り、クラックを従来法と比
較して著しく抑えることが可能になった。このため、リ
ソグラフィー工程上高精度なデバイス設計が可能になる
結果、製造歩留まりが向上し、デバイス性能が向上する
等、経済効果は大である。
多孔質状にし、その上にＳｉを成長させることによって
、化合物半導体に発生する反り、クラックを従来法と比
較して著しく抑えることが可能になった。このため、リ
ソグラフィー工程上高精度なデバイス設計が可能になる
結果、製造歩留まりが向上し、デバイス性能が向上する
等、経済効果は大である。
第１図は面方位＜１００＞のＳｉ基板上に形成されたＧ
ａＡｓエピタキシャル層の断面を表す図である。 １・・・Ｓｉ基板 ２・・・多孔質状Ｓｉ ３・・・Ｓｉホモエピタキシャル層 ４・・・ＧａＡｓエピタキシャル層 第 図
ａＡｓエピタキシャル層の断面を表す図である。 １・・・Ｓｉ基板 ２・・・多孔質状Ｓｉ ３・・・Ｓｉホモエピタキシャル層 ４・・・ＧａＡｓエピタキシャル層 第 図
Claims (2)
- （１）Ｓｉ基板と、前記Ｓｉ基板上に形成された多孔質
層と、前記多孔質層上に形成されたホモエピタキシャル
層と、前記ホモエピタキシャル層上に形成された化合物
半導体層とを備えることを特徴とする化合物半導体装置
。 - （２）Ｓｉ基板上に化合物半導体を形成する工程におい
て、前記Ｓｉ基板表面に多孔質Ｓｉを形成する工程と、
前記多孔質Ｓｉ表面上にＳｉをエピタキシャル成長せし
める工程とを具備することを特徴とする化合物半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17832889A JPH0342818A (ja) | 1989-07-10 | 1989-07-10 | 化合物半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17832889A JPH0342818A (ja) | 1989-07-10 | 1989-07-10 | 化合物半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342818A true JPH0342818A (ja) | 1991-02-25 |
Family
ID=16046569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17832889A Pending JPH0342818A (ja) | 1989-07-10 | 1989-07-10 | 化合物半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342818A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969522A1 (en) * | 1998-07-03 | 2000-01-05 | Interuniversitair Microelektronica Centrum Vzw | A thin-film opto-electronic device and a method of making it |
| WO2000002259A1 (en) * | 1998-07-03 | 2000-01-13 | Interuniversitair Micro-Elektronica Centrum | A thin-film opto-electronic device and a method of making it |
| US6121117A (en) * | 1992-01-30 | 2000-09-19 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate by heat treating |
| JP2007124451A (ja) * | 2005-10-31 | 2007-05-17 | Access Co Ltd | プレゼンス管理システム、プレゼンス管理方法およびプレゼンス登録端末装置 |
| JP2008292889A (ja) * | 2007-05-28 | 2008-12-04 | Chugoku Electric Power Co Inc:The | 表示具 |
-
1989
- 1989-07-10 JP JP17832889A patent/JPH0342818A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121117A (en) * | 1992-01-30 | 2000-09-19 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate by heat treating |
| EP0969522A1 (en) * | 1998-07-03 | 2000-01-05 | Interuniversitair Microelektronica Centrum Vzw | A thin-film opto-electronic device and a method of making it |
| WO2000002259A1 (en) * | 1998-07-03 | 2000-01-13 | Interuniversitair Micro-Elektronica Centrum | A thin-film opto-electronic device and a method of making it |
| US6683367B1 (en) | 1998-07-03 | 2004-01-27 | Imec Vzw | Thin-film opto-electronic device and a method of making it |
| US6815247B2 (en) | 1998-07-03 | 2004-11-09 | Interuniversitair Microelektronica Centrum (Imec) | Thin-film opto-electronic device and a method of making it |
| JP2007124451A (ja) * | 2005-10-31 | 2007-05-17 | Access Co Ltd | プレゼンス管理システム、プレゼンス管理方法およびプレゼンス登録端末装置 |
| JP2008292889A (ja) * | 2007-05-28 | 2008-12-04 | Chugoku Electric Power Co Inc:The | 表示具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191006B1 (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| CN100380588C (zh) | 氮化镓层的制备方法 | |
| JPH03160714A (ja) | 半導体装置及びその製造方法 | |
| CN109913945A (zh) | 一种在硅（211）衬底上生长硒化铋高指数面单晶薄膜的方法 | |
| CN115206785B (zh) | 外延片翘曲度的控制方法及衬底托盘 | |
| JP4213896B2 (ja) | 半導体基板の製造方法 | |
| US5229332A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| US5753040A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPH0342818A (ja) | 化合物半導体装置とその製造方法 | |
| JPS62171999A (ja) | ３−ｖ族化合物半導体のエピタキシヤル結晶成長方法 | |
| CN117587510A (zh) | 用于形成高质量AlN薄膜的外延结构、制备方法及应用 | |
| CN106702482A (zh) | 一种在硅衬底上生长锑化铟薄膜的方法 | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
| JPH04182386A (ja) | エピタキシャル成長基板サセプタ | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPH02210817A (ja) | Ｉｎｐエピタキシャル成長方法 | |
| TWI387999B (zh) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
| KR20250154832A (ko) | 결정성 향상된 α-산화갈륨 박막의 제조방법 및 이 방법에 의해 제조된 α-산화갈륨 박막 | |
| JP5032522B2 (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| Jono et al. | Metalorganic chemical vapor deposition growth of GaAs on annealed Si in H2 |