JPH0342847A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0342847A
JPH0342847A JP1178587A JP17858789A JPH0342847A JP H0342847 A JPH0342847 A JP H0342847A JP 1178587 A JP1178587 A JP 1178587A JP 17858789 A JP17858789 A JP 17858789A JP H0342847 A JPH0342847 A JP H0342847A
Authority
JP
Japan
Prior art keywords
chip
wire
die pad
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1178587A
Other languages
English (en)
Inventor
Akira Kojima
明 小島
Hiroshi Murakami
博史 村上
Takeyoshi Uchiyama
内山 武吉
Hiroyuki Fukazawa
博之 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1178587A priority Critical patent/JPH0342847A/ja
Publication of JPH0342847A publication Critical patent/JPH0342847A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/581Auxiliary members, e.g. flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ダイパッドのチップ搭載面に存するチップと
外部から延びるインナーリードとが金属細線で接続され
た半導体装置に関する。
〔発明の概要〕
本発明は、チップとインナーリードとが金属細線で接続
された半導体装置において、ダイパッドのチップ搭載面
におけるチップの周囲に絶縁部材を形成すると共に、チ
ップとインナーリード間を金属細線で接続し、更に全面
を樹脂封止して構成することにより、金属細線の垂れに
よる金属細線とグイパッド間の短絡を防止して半導体装
置の高信頼性を図れるようにすると共に、ダイパッドと
チップの実装上の制約を除去してリードフレーム等を設
計変更することなく多様化するチップの実装を実現でき
るようにしたものである。
また、本発明は、上記半導体装置において、インナーリ
ードのチップ搭載面側先端部表面に絶縁部材を形成して
複数のインナーリード間を連結すると共に、上記絶縁部
材上部を跨って金属細線によりインナーリードとチップ
を接続し、更に全面を樹脂封止して構成することにより
、金属細線とインナーリード間の短絡及びインナーリー
ド同士の短絡を防止して半導体装置の高信頼性化を図れ
るようにすると共に、リードフレーム等を設計変更する
ことなくチップに対する多様の配線を実現できるように
したものである。
また、本発明は、上記半導体装置において、ダイパッド
のチップ搭載面におけるチップの周囲に第1の絶縁部材
を形成すると共に、インナーリードのチップ搭載面側先
端部表面に第2の絶縁部材を形成し、上記第1及び第2
の絶縁部材の上部を跨って金属細線によりインナーリー
ドとチップを接続し、更に全面を樹脂封止して構成する
ことにより、金属細線の垂れによる金属細線とグイバン
ド間の短絡、金属細線とインナーリード間の短絡、イン
ナーリード同士の短絡を防止して半導体itの高信頼性
化をより一層図れるようにすると共に、リードフレーム
等を設計変更することなく多様(ヒするチップの実M並
びにチップに対する多様の配線を実現できるようにした
ものである。
〔従来の技術〕
従来の半導体装置は第10図に示すように、ダイパッド
(21)上にチップ(22)を搭載し、ダイパッド(2
1)の周囲に配したインナーリード(23)と上記チッ
プ(22)上のボンディングパソド(22a)  とを
金1細線例えば金(Au)で形成されたワイヤ(24)
で接続し、更にこれらダイパッド(21)、チップ(2
2) 、インナーリード(23)及びワイヤ(24)を
モールドl”!を指層(25)により封止して構成され
ている。
第11図A及びBは、インナーリード(23)の代表的
な配線パターンを示すもので、第11図Aは、ダイパッ
ド吊りリード(26)がダイパッド(21)の対向する
辺部(21a)  に配され、各グイバンド吊りリード
(26〉の延長線を中心として互いに対称にインナIJ
−ド(23)が配された例を示す。第i1図Bは、ダイ
パッド吊りリード(26)がダイパッド(21)の四隅
に配され、夫々グイパッド吊りリード(26)間にイン
ナーリード(23)が配された例を示す。
尚、以後、ダイパッド(21)、ダイパッド吊すリード
(26〉及びインナーリード(23)等を総称してリー
ドフレームと記す。
〔発明が解決しようとする課題] 一般に、半導体装置においては、ワイヤタッチ(即ち、
ワイヤとグイパッド間の短絡)や構造上の問題から、搭
載するチップのサイズに対し適応するダイパッドの面積
及びワイヤ長等に関する制約が決まっており、この制約
条件に満足するように半導体装置の全体構造が決定され
ている。
即ち、その制約条件とは、まず第11図A内の拡大図で
示すように、ワイヤ(24)の長さaは2.5mm以内
にすること(制約1)。次に第10図内の拡大図で示す
ように、ワイヤ(24)の高さ、即ちダイパッド〈21
)上面か与ワイヤ(24〉の頂部までの距離りは170
μm以上にすること(制約2)。更に、例えば第11図
へで示すように、ダイパッド(21)のチップ搭載面と
チップ(22)の外形との関係、即ちチップ(22)端
面とグイバンド(21)端面間の寸法は、グイバンド吊
りリード(26)に平行な方向(X方向)においてはQ
、 4mm未満(x <Q、4mm)、ダイパッド吊り
リード(26〉と直交する方向(Y方向)においては0
.2mm未7M (3” Oy2+nm) iこするこ
とである(制約3)。これは、X≧Q、4mm、 y≧
Q、 2mmの場合、即ちチップ(22)が小さい場合
、ワイヤ長aが長くなることに伴ってワイヤ(24)が
垂れ、結果的にワイヤ(24〉とダイパッド(21)間
において短絡が生じるおそれがあるためである。
しかしながら、最近の実装技術要求(パッケージの小型
化等)により、上記制約条件が限界にきており、特に、
チップ(22〉の多様化(小型化等)経済性(ユーザに
対する納期の短縮化等)や半導体装置の高信頼性等の要
求に対しては、上記制約条件では対応できない時点に来
ており、その対策が急務となっている。
また、最近では同一のリードフレームを使用して多種の
ICを搭載する傾向;こあり、それと同時にチップとリ
ード間の配線が規格化されていないことから、ユーザの
ニーズに合せて配線パターンを変える傾向にある。これ
らの傾向の流れに伴い第11図B内の拡大図でも示すよ
うに無理な配線(例えばインナーリード(23a)  
とチップ(22)間のワイヤ(24a)  #照)を行
なうことがあり、このような無理な配線の場合、ワイヤ
長aが長くなり、それにつれてワイヤ(24a)  の
垂れが生じ、隣接するインナーリード(23b)  と
短絡するという不都合がある。
また、パッケージの小型化やアクセス情報の増大化に伴
いインナーリード(23)間の配線ピッチが狭くなる傾
向にあり、リードフレームの製造工程、特にリードフレ
ームの物流において第12図に示すように隣接するイン
ナーリード(23〉同士が寄り、結果的に短絡が発生す
るという不都合がある。
本発明は、このような点に鑑み成されたもので、その目
的とするところは、ワイヤの垂れやワイヤとグイパッド
間の短絡を防止することができると共に、ダイパッドと
チップの実装上の制約を除去し、同一のリードフレーム
を使用して多様化するチップの実装を実現することがで
きる半導体装置を提供することにある。
また本発明は、ワイヤとインナーリード間の短絡及びイ
ンナーリード同士の短絡を防止することができると共に
、同一のリードフレームを使用して多種のチップに対す
る多様の配線を実現することができる半導体装置を提供
することにある。
また本発明は、ワイヤの垂れやワイヤとグイパッド間の
短絡、ワイヤとインナーリード間の短絡、インナーリー
ド同士の短絡を防止することができると共に、同一のリ
ードフレームを使用して多様化するチップの実装並びに
多種のチップに対する多様の配線を実現することができ
る半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、ダイパッド(1)のチップ搭載
面におけるチップ(2)の周囲に絶縁部材(絶縁性フィ
ルム)(7)を形成すると共に、チップ(2)とインナ
ーリード(4)間を金属細線〈ワイヤ)(5)で接続し
、更に全面をモールド樹脂層(6)で封止して構成する
また本発明の半導体装置は、インナーリード(4)のチ
ップ搭載面側先端部表面に絶縁部材(絶縁性テープ)(
9)を形成して複数のインナーリード(4)間を連結す
ると共に、絶縁部材(9)上部を跨ってワイヤ(5)に
よりインナーリード(4)とチップ(2)を接続し、更
に全面をモールド樹脂層(6)で封止して構成する。
また本発明は、ダイパッド(1)のチップ搭載面におけ
るチップ(2)の周面に第1の絶縁部材(絶縁性フィル
ム)(7)を形成すると共に、インナーリード(4)の
チップ搭載面側先端部表面に第2の絶縁部材(絶縁性テ
ープ)(9)を形成し、これら第1及び第2の絶縁部材
(7)及び(9)の上部を跨ってワイヤ(5)によりイ
ンナーリード(4)とチップ(2)を接続し、更に全面
をモールド樹脂層(6)で封止して構成する。
〔作用〕
上述の第1の本発明のM4戊によれば、ダイパッド(1
)のチップ搭載面におけるチップ(2)の周囲に絶縁部
材(7)を形成するようにしたので、インナーリード(
4)とチップ(2)とを接続するワイヤ(5)が直接グ
イパッド(1)に接触することがない。従って、ワイヤ
(5)の長さaを例えば2.5mm以上にしたり、ワイ
ヤ(5)の高さhを例えば170μm以下にしても、即
ち上述した制約l及び制約2を破ってもワイヤ(5)と
ダイパッド(1)間の短絡は発生しない。また更に規定
のダイパッド(1)に所定サイズのチップより小型のチ
ップを搭載しても、即ち上述した制約3を破っても同様
にワイヤ(5)とグイパッド(1)間の短絡は発生しな
い。その結果、リードフレーム等を設計変更することな
く、即ち同一のリードフレームを使用して多様化するチ
ップ(2)の実装を実現することができると共に、半導
体装置の高信頼性化をも図ることができる。
また、上述の第2の本発明の構成によれば、インナーリ
ード(4)のチップ搭載面側先端部表面に絶縁部材(9
)を形成し、該絶縁部材(9)を跨ってワイヤ(5)に
よりインナーリード(4)とチップ(2)とを接続する
ようにしたので、一方のインナーリード(4a)からワ
イヤ(5)がその配線過程において隣接する他方のイン
ナーリード〈4b)にかかったとしても、ワイヤ(5)
は直接他方のインナーリード(4b〉に接触することが
ない。従って、ワイヤ(5)に関し無理な配線を行なっ
てもワイヤ(5)とインナーリード(4)間の短絡は発
生しない。また、インナーリード間は絶縁部材(9)に
より夫々が連結されているため、リードフレームの製造
工程におけるリードフレームの物流において、隣接する
インナーリード(4)同士が接触するということも防止
される。その結果、同一のリードフレームを使用してチ
ップ(2)に対する多様の配線を実現することができる
と共に、半導体装置の高信頼性化をも図ることができる
また、上述の第3の本発明の構成によればダイパッド(
1)のチップ搭載面におけるチップ(2)の周囲に第1
の絶縁部材(7)を形成すると共に、インナーリード(
4)のチップ搭載面側先端表面に第2の絶縁部材(9)
を形成し、上記第1及び第2の絶縁部材(7)及び(9
)の上部を跨ってワイヤ(5)によりインナーリード(
4)とチップ(2)とを接続するようにしたので、ワイ
ヤ(5)のダイパッド(1)への接触及び隣接するイン
ナーリードへの接触が防止される。またインナーリード
(4)は第2の絶縁部材(9)により夫々が連結されて
いるため、隣接するインナーリード(4)同士の接触も
防止される。従って、同一のリードフレームを使用して
多様化するチップ(2)の実装並びにチップ(2)に対
する多様の配線を実現させることができると共に、半導
体装置の高信頼性化をも図ることができる。
〔実施例〕
以下、第1図〜第9図を参照しながら本発明の詳細な説
明する。
第1図は、第1実施例に係る半導体装置の構成を示す断
面図、第2図は2つの代表的配線パターンに準じて示す
上記半導体装置の平面図である。
これらの図において、(1)は上面のチップ搭載面にチ
ップ(2)が載置されるダイパッドである。そして第2
図Aにおいては、ダイパッド吊りリード(3)がダイパ
ッド(1)の対向する辺部(1a)に配されると共に、
ダイパッド吊りリード(3)の延長線を中心として互い
に対称に夫々多数本のインナーリード(4)が設けられ
、これらが複数連結されてリードフレームが構成され、
一方、第2図Bにおいては、ダイパッド吊りリード(3
)がダイパッド(1)の四隅に配され、夫々のダイパッ
ド吊りリード(3)間において夫々多数本のインナーリ
ード(4)が設けられ、これらが複数連結されてリード
フレームが構成される。
そして、チップ(2)上のボンディングパラ) (2a
>とインナーリード(4)とを金(Au)で形成された
ワイヤ(5)で接続し、更に第1図に示すように、これ
らダイパッド(1)、チップ(2)、インナーリード(
4)及びワイヤ(5)をモールド樹脂層(6)により封
止して構成される。
しかしてこの第1実施例においては、ダイパッド(11
のチップ搭載面にチップ(2)を囲むようにして枠状の
絶縁性フィルム(7)が貼着されて成る。この絶縁性フ
ィルム(7)はチップ(2)及びダイパッド(1)の各
サイズの指定により図示しないカッティング装置により
自動的にカッティングされ、ワイヤボンド処理前におい
てリードフレーム上に連設されたダイパッド(1)に対
し、連続的に貼着される。
通常、ワイヤ(5)の高さhは、規定のパッケージ〈モ
ールド樹脂層(6))のサイズとワイヤタッチ(ワイヤ
(5)とダイパッド(1)間の短絡〉を考慮して設定さ
れるが(現状では170μm)、パンケージ(6)を規
定サイズよりも小型、特に扁平化された場合、ワイヤ(
5)がパッケージ(6)から飛び出すおそれがある。そ
こで、上記第1実施例では、ダイパッド(1)のチップ
搭載面上に絶縁性フィルム(7)を形成することにより
、ワイヤ(5)の高さhをある程度まで低くすることが
可能となる。ところが、ワイヤボンド装置が通常のパッ
ケージに対応して構成されているため、やはりワイヤ(
5)の高さhは現状の170μmを踏襲することになる
。そこで、第3図に示すように、ワイヤボンディング処
理後、新たに枠状の絶縁フィルム(8)を貼着してワイ
ヤ(5)を絶縁性フィルム(7)及び(8)で挟むよう
にすれば、ワイヤ(5)の高さhを低くすることができ
、特にフィルム(8)の巾畠やワイヤ長aを制i卸する
ことによって、ワイヤ(5)の高さhも制御することが
でき、いろいろなパターンのパッケージに対応すること
ができる。
また、ワイヤ(5)は絶縁性フィルム(7)及び(8)
により挟持されたかたちとなるため、樹脂層(6)のモ
ールド時のワイヤ(5)の流れによる短絡を防止するこ
とができる。
上述の如く上記第1実施例によれば、ダイパッド(1)
のチップ搭載面にチップ(2)を囲むようにして絶縁フ
ィルム(7)を貼着するようにしたので、第1図に示す
ように、インナーリード(4)とチップ(2)を接続す
るワイヤ(5)は直接グイパッド(1)に接触すること
がない。従って、ワイヤ(5)の長さaを例えば2、5
mm以上にしたり、ワイヤ(5)の高さhを例えば17
0μm以下にしても、即ち上述した制約1及び制約2を
破ったとしてもワイヤ(5)とダイパッド(1)間にお
いて短絡は発生しなくなる。また更に、規定のダイパッ
ド(1)に小型のチップ(規定サイズよりも小さいチッ
プ〉を搭載しても、即ち上述した制約3を破ったとして
も上記と同様にワイヤ(5)とダイパッド(11間での
短絡は発生しなくなる。その結果、リードフレーム等を
設計変更することなく同一のリードフレームを使用して
多様化するチップ(2)の実装を実現させることができ
、コスト的にも有利となる。また、ワイヤタッチ(ワイ
ヤとグイパッド間の短絡)等の不良を減少させ、品質の
向上並びに歩留りの向上が期待できる。また、ワイヤ(
5)の高さhの制御をチップ単位で一括にでき、しかも
高さhを低減化できるため、小型化、扁平化されたパッ
ケージが使用できる。また、通常の製造工程及び製造装
置が使用できることと上述の歩留り向上等の効果から納
期の短縮化に適しており、所謂ASIC等に適応可能で
ある。また、ワイヤボンディング上の制約を解除するこ
とが可能となり、それに伴い設計が楽になると共に、標
準化を促進させることができる。また、ワイヤの高さh
を制御することが可能であるため、パッケージの肉厚バ
ランスを適合化させることができ、パッケージへのクラ
ックの発生を防止することができる。
上記第1実施例は、ダイパッド(1)側に絶縁性フィル
ム(7)を設けるようにしてワイヤタッチ等の不良を防
止するようにしたが、次にインナーリード(4)側に絶
縁部材を設けるようにした第2実施例を第4図及び第5
図に基いて説明する。
ここで、第4図は第2実施例に係る半導体装置の構成を
示す断面図、第5図は2つの代表的配線パターンに準じ
て示す上記半導体装置の平面図である。尚、この第2実
施例は、基本的には上記第1実施例と同様の構成を有す
るため、上記第1実施例と対応するものについて同符号
を記すことにし、その詳細説明は省略する。
しかして、この第2実施例においては、インナIJ−ド
(4)の先端部表面、更に詳しくはダイパッド(1)の
チップ搭載面側の先端部表面に絶縁性テープ(9)を貼
着し、該テープ(9)の上部を跨がるようにしてワイヤ
(5)によりインナーリード(4)とチップ(2)とを
接続して成る。このテープ(9)の貼着方法としては、
まず第5図Aの配線パターンについては、コの字状に裁
断した2本のテープ(9a)、 (9b)  を夫々そ
の両端部がダイパッド吊りリード(3)にかかるように
すると共に、ダイパッド(1)の周囲に配されたインナ
ーリード(4)を連結するようにして貼着する。また、
第5図Bの配線パターンについては、短冊状に裁断した
4本のテープ(9C〉〜(9f)を夫々その両端部がダ
イパツド吊りリード(3)にかかるようにすると共に、
ダイパッド吊りリード(3)間に配されたインナーリー
ド(4)を連結するようにして貼着する。尚、第5図A
及びBとも、枠状に裁断したテープ〈図示せず〉でダイ
パツド吊りリード(3)及びインナーリード(4)を連
結するようにして貼着するようにしてもよいが、ダイパ
ツド吊りリード(3)とテープの熱膨張率の違いからダ
イパツド吊りリード(3)及びインナーリード(4)が
変形するおそれがあるため、本例の如くテープをダイパ
ツド吊りリード(3)の部分でカットするようにすれば
、熱膨張率の違いによる変形を防止することができる。
上述の如く、上記第2実施例によれば、インナーリード
(4)のチップ搭載面側先端部表面に絶縁性テープ(9
)を貼着し、該テープ(9)の上部を跨がるようにして
ワイヤ(5)によりインナーリード(4)とチッブ(2
)を接続するようにしたので、一方のインナーリード(
4a)からワイヤ(5)がその配線過程において隣接す
る他方のインナーリード(4b)にかかったとしてもワ
イヤ(5)は直接他方のインナーリード(4b〉に接触
することがない。従って、ワイヤ(5)に関し無理な配
線を行ってもワイヤ(5)とインナーリード(4)間の
短絡は発生しない。また、インナーリード(4)間は、
絶縁性テープ(9)により夫々が連結されているため、
リードフレームの製造工程におけるリードフレームの物
流において、隣接するインナーリード(4)同士が接触
するということも防止され、インナーリード(4)間の
短絡は発生しない。その結果、リードフレーム等を設計
変更することなく同一のリードフレームを使用して多種
のチップに対する多様の配線をインナーリードの入射角
やワイヤ長等を気にせずに行なうことができると共に、
半導体装置の高信頼性化をも図ることができる。
また、チップの多端子化並びにパッケージの小型化に伴
ってインナーリード(4)の配列ピッチが挟間化されて
も、隣接するインナーリード(4)同士の寄りの心配は
ない。また、リードフレームの物流において、リードフ
レームを多段に重なっても上下に関するリードフレーム
同士にテープ貼着部分の厚さ分だけ隙間が形成されるた
め、リードフレームの分離を容易に行なうことができ、
上下に関するリードフレーム同士の係合によって生じる
該リードフレームの変形〈折曲がり等)を防止すること
ができる。尚、この第2実施例においてインナーリード
(4)に絶縁性テープ(9)を貼着してもワイヤボンデ
ィング時の空打ちに対して支障はない。
次に、第6図及び第7図に示す第3実施例は、上記第1
及び第2実施例を組合せたものである。
尚、この第3実施例において、上記第1及び第2実施例
と対応するものについて同符号を記すことにし、その詳
細説明は省略する。
この第3実施例によれば、第1実施例による効果と第2
実施例による効果を兼ね備えることとなり、ワイヤ(5
)の垂れによるワイヤ(5)とダイパッド(1)間の短
絡、ワイヤ(5)とインナーリード(4)間の短絡、イ
ンナーリード(4)同士の短絡を一度に防止することが
でき、半導体装置の高信頼性化をより一層図ることがで
きると共に、リードフレーム等を設計変更することなく
同一のリードフレームを使用して多様化するチップの実
装並びに多種のチップに対する多様の配線を実現させる
ことができる。
上記第3実施例は、絶縁性フィルム(7)をダイパッド
(1)のチップ搭載面に貼着すると共に、絶縁性テープ
(9)をインナーリード(4)の先端部表面に貼着する
ようにしたが、その他第8図及び第9図に示すように、
枠状の絶縁性フィルム(10〉を幅広に形威し、該フィ
ルム(10)で−度にダイパッド(1)のチップ搭載面
及びインナーリード(4)の先端部表面を包含するよう
に貼着するようにしてもよい。また、樹脂層(6)のモ
ールディング、特に樹脂層(6)のチップ(2)上への
モールディングを容易にするために絶縁性フィルム(1
0)のダイパッド(1)とインナーリード(4)間の部
分に穴を設けるようにしてもよい。
〔発明の効果〕
本発明に係る半導体装置は、ダイパッドのチップ搭載面
:こおけるチップの周囲に絶縁部材を形成すると共に、
チップとインナーリード間を金属細線(ワイヤ〉で接続
し、更に全面を樹脂封止して構成するようにしたので、
ワイヤの垂れによるワイヤとグイパッド間の短絡を防止
することができ、半導体装置の高信頼性化を図ることが
できると共に、ダイパッドとチップの実装上の制約を除
去してリードフレーム等を設計変更することなく同一の
リードフレームを使用して多様化するチップの実装を実
現させることができる。
また、本発明に係る半導体装置はインナーリードのチッ
プ搭載面側先端部表面に絶縁部材を形成して複数のイン
ナーリード間を連結すると共に、上記絶縁部材上部を跨
ってワイヤによりインナーリードとチップを接続し、更
に全面を樹脂封止して構成するようにしたので、ワイヤ
とインナーリード間の短絡及びインナーリード同士の短
絡を防止することができ、半導体装置の高信頼性化を図
ることができると共に、リードフレーム等を設計変更す
ることなく同一のリードフレームを使用して多種のチッ
プに対する多様の配線を実現させることができる。
また、本発明に係る半導体装置は、ダイパッドのチップ
搭載面におけるチップの周囲に第1の絶縁部材を形成す
ると共に、インナーリードのチップ搭載面側先端部表面
に第2の絶縁部材を形成し、上記第1及び第2の絶縁部
材の上部を跨ってワイヤによりインナーリードとチップ
を接続し、更に全面に樹脂封止して構成するようにした
ので、ワイヤの垂れによるワイヤとグイパッド間の短絡
、ワイヤとインナーリード間の短絡、インナーリード同
士の短絡を防止することができ、半導体装置の高信頼性
化をより一層図ることができると共に、リードフレーム
等を設計変更することなく同一のリードフレームを使用
して多様化するチップの実装並びにチ・・ブに対する多
様の配線を実現させることができる。
【図面の簡単な説明】
第1図は第1実施例に係る半導体装置の構成を示す断面
図、第2図は第1実施例に係る半導体装置を代表的な配
線パターンに準じて示す平面図、第3図は第1実施例の
変形例を示す断面図、第4図は第2実施例に係る半導体
装置の構成を示す断面図、第5図は第2実施例に係る半
導体装置を代表的な配線パターンに準じて示す平面図、
第6図は第3実施例に係る半導体装置の構成を示す断面
図、第7図は第3実施例に係る半導体装置を代表的な配
線パターンに準じて示す平面図、第8図は第3実施例の
変形例を示す断面図、第9図は第3実施例の変形例を代
表的な配線パターンに準じて示す平面図、第10図は従
来例に係る半導体装置の構成を示す断面図、第11図は
従来例に係る半導体装置を代表的な配線パターンに準じ
て示す平面図、第12図は従来例に係る半導体装置の作
用を示す説明図である。 (1)はダイパッド、(2)はチップ、(3)はダイパ
ッド吊りリード、(4)はインナーリード、(5)はワ
イヤ、(6)はモールド樹脂層、(7)、  (8)及
び(10)は絶縁性フィルム、(9)は絶縁性テープで
ある。 第5図 +4ci−派プ平面図 第7 7−ン+二1eZij’Fal1 図 256−

Claims (1)

  1. 【特許請求の範囲】 1、ダイパッドのチップ搭載面におけるチップの周囲に
    絶縁部材が形成され、チップとインナーリード間を金属
    細線で接続され、更に全面が樹脂封止されて成る半導体
    装置。 2、チップ搭載面側のインナーリード先端部表面に絶縁
    部材が形成されて複数のインナーリード間が連結され、
    上記絶縁部材上部を跨って金属細線によりインナーリー
    ドとチップが接続され、更に全面が樹脂封止されて成る
    半導体装置。 3、ダイパッドのチップ搭載面におけるチップの周囲に
    第1の絶縁部材が形成され、チップ搭載面側のインナー
    リード先端部表面に第2の絶縁部材が形成されて該第2
    の絶縁部材により複数のインナーリード間が連結され、
    上記第1及び第2の絶縁部材上部を跨って金属細線によ
    りインナーリードとチップが接続され、更に全面が樹脂
    封止されて成る半導体装置。
JP1178587A 1989-07-11 1989-07-11 半導体装置 Pending JPH0342847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1178587A JPH0342847A (ja) 1989-07-11 1989-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1178587A JPH0342847A (ja) 1989-07-11 1989-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0342847A true JPH0342847A (ja) 1991-02-25

Family

ID=16051080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1178587A Pending JPH0342847A (ja) 1989-07-11 1989-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0342847A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
KR100247908B1 (ko) * 1992-12-30 2000-03-15 윤종용 반도체장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114263A (en) * 1981-01-07 1982-07-16 Toshiba Corp Semiconductor device
JPS58182859A (ja) * 1982-04-21 1983-10-25 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS59166611A (ja) * 1983-03-12 1984-09-20 Nippon Steel Corp 含クロム溶鋼の還元精錬法
JPS59181656A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置
JPS62183078A (ja) * 1986-02-06 1987-08-11 Fujitsu Ltd 磁気ヘツド支持機構
JPS6427236A (en) * 1987-07-22 1989-01-30 Mitsubishi Electric Corp Wire bonding method
JPH01124227A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 半導体装置
JPH01128440A (ja) * 1987-11-11 1989-05-22 Fukuoka Nippon Denki Kk 樹脂封止型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114263A (en) * 1981-01-07 1982-07-16 Toshiba Corp Semiconductor device
JPS58182859A (ja) * 1982-04-21 1983-10-25 Toshiba Corp 半導体装置用リ−ドフレ−ム
JPS59166611A (ja) * 1983-03-12 1984-09-20 Nippon Steel Corp 含クロム溶鋼の還元精錬法
JPS59181656A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置
JPS62183078A (ja) * 1986-02-06 1987-08-11 Fujitsu Ltd 磁気ヘツド支持機構
JPS6427236A (en) * 1987-07-22 1989-01-30 Mitsubishi Electric Corp Wire bonding method
JPH01124227A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 半導体装置
JPH01128440A (ja) * 1987-11-11 1989-05-22 Fukuoka Nippon Denki Kk 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247908B1 (ko) * 1992-12-30 2000-03-15 윤종용 반도체장치
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die

Similar Documents

Publication Publication Date Title
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6324647A (ja) 半導体パッケ−ジ
JPH01183837A (ja) 半導体装置
JP6636846B2 (ja) 半導体装置および半導体装置の製造方法
JPH04269856A (ja) 半導体集積回路装置
KR950014677B1 (ko) Ic 실장장치
JPH0342847A (ja) 半導体装置
JPH06177315A (ja) 多層リードフレーム
JP3136029B2 (ja) 半導体装置
JP2737373B2 (ja) リードフレーム及び集積回路の製造方法
TWM615149U (zh) 四方扁平無引腳封裝結構
CN220400583U (zh) 一种半导体引线框架及半导体封装器件
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
KR100328293B1 (ko) 티에스오피형 반도체장치
KR0180332B1 (ko) 반도체장치용 필름 캐리어 테이프
JPH03248454A (ja) 混成集積回路装置
JP2822446B2 (ja) 混成集積回路装置
JPS595636A (ja) 半導体装置
JP2004200719A (ja) 半導体装置
JP2583405B2 (ja) 半導体装置用リードフレーム
JPS59207647A (ja) 半導体装置およびリ−ドフレ−ム
JP2016162965A (ja) 半導体装置の製造方法および半導体装置
JPH03296233A (ja) 半導体装置
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPS6173344A (ja) 半導体装置