JPH034327A - 中央演算処理装置 - Google Patents
中央演算処理装置Info
- Publication number
- JPH034327A JPH034327A JP1139555A JP13955589A JPH034327A JP H034327 A JPH034327 A JP H034327A JP 1139555 A JP1139555 A JP 1139555A JP 13955589 A JP13955589 A JP 13955589A JP H034327 A JPH034327 A JP H034327A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- instruction
- processing unit
- conditions
- prebyte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、命令処理情報の前に特定のデータの読み込
みが可能な中央演算処理装置に関する。
みが可能な中央演算処理装置に関する。
中央演算処理装置で扱う命令語は、オペコード、及びこ
のオペコードに続くオペランドよりなっており、命令の
実行状態を変える条件及び、分岐。 サブルーチン等の実行あるいは未実行の制御条件等は、
オペコード内、もしくはオペランド内の情報（ポストバ
イト）に格納される（ポストバイト方式と呼ばれる）。
のオペコードに続くオペランドよりなっており、命令の
実行状態を変える条件及び、分岐。 サブルーチン等の実行あるいは未実行の制御条件等は、
オペコード内、もしくはオペランド内の情報（ポストバ
イト）に格納される（ポストバイト方式と呼ばれる）。
従って、上述のような従来の命令実行処理装置において
は、オペコードの種類が増加してハードウェア量が増大
し、又、前記の各条件を読み込むためのサイクルを必要
としために命令実行速度が低下した。 この発明は、上述した問題点をなくすためになされたも
のであり、オペコードを増加させず、余分な処理サイク
ルを省略できる中央演算処理装置を提供することを目的
とする。
は、オペコードの種類が増加してハードウェア量が増大
し、又、前記の各条件を読み込むためのサイクルを必要
としために命令実行速度が低下した。 この発明は、上述した問題点をなくすためになされたも
のであり、オペコードを増加させず、余分な処理サイク
ルを省略できる中央演算処理装置を提供することを目的
とする。
第１の発明になる中央演算処理装置は、命令処理情報の
前に特定の情報の読み込みが可能な中央演算処理装置に
おいて、前記特定情報が、次に実行される命令の実行状
態を変える条件であることを特徴とする。 第２の発明になる中央演算処理装置は、命令処理情報の
前に特定の情報の読み込みが可能な中央演算処理装置に
おいて、前記特定情報が、次に実行される命令に対して
分岐、サブルーチン等の実行あるいは未実行の条件であ
ることを特徴とする。
前に特定の情報の読み込みが可能な中央演算処理装置に
おいて、前記特定情報が、次に実行される命令の実行状
態を変える条件であることを特徴とする。 第２の発明になる中央演算処理装置は、命令処理情報の
前に特定の情報の読み込みが可能な中央演算処理装置に
おいて、前記特定情報が、次に実行される命令に対して
分岐、サブルーチン等の実行あるいは未実行の条件であ
ることを特徴とする。
以下、この発明を一実施例を基に説明する。
この発明の中央演算処理装置は、第３図に示すように、
オペコード２１及びオペランド３２よりなる命令の前に
プリバイト３３と呼ばれるデータがフェッチされる処理
ンステムを対象としており、プリバイト３３に、該中央
演算処理装置における実行状態の条件等を格納する。こ
のような命令フォーマットとすれば、中央演算処理装置
の動作は、第１図のフローで示すように、サイクルｌで
プリバイト３３をフェッチし、サイクル２で、オペコー
ド３１のフェッチと同時に、サイクルＩでフェッチした
条件か真か否かを調べる。条件が真であれば、サイクル
３以降にて、オペコード３１に続くオペランド３２を読
み込み、所定の命令実行を行うが、一方、前記条件が真
でなければ、サイクル３をとばし、次のサイクル１′に
て次のオペコードのフェッチを行う。 このような動作とすることにより、中央演算処理装置は
、条件の内容により、命令の実行あるいは未実行を選択
できる。又、このような条件が不要の場合は、サイクル
２のオペコードからフェッチし、条件を常に真として実
行することで通常の動作となる。 次にサブルーチンの応用について第２図のフローを参照
して説明する。この場合のプログラム例を、二−モニッ
ク表示で表すと次のようになる。 Ｉ ＬＤ ＲＯ１２３４Ｈ２ＣＥＱ
ＪＳＲ５ＵＢＩ ３ ＬＤ ＲＯ１００ＯＨ６０ＡＤＲ
ＲＯ＃３０Ｈ ＣＥＱは、Ｚフラグ（ゼロフラグ）が“ビなら真を示す
プリバイト、ＪＳＲ５ＵＢＩは、５ＵＢＩ番地へサブル
ーチンコールを行うオペランドを示す。 サイクルｌでプリバイトとしてＣＥＱをフェッチし、サ
イクル２では、オペコードとしてＪＳＲをフェッチする
と同時に、プリバイト有無のチエツクを行い、Ｚフラグ
が“ビであるかチエツクする。 プリバイト無し、あるいはＺフラグが“ｌ”のときは、
サイクル３で５ＵＢＩのアドレス下位８ビット取り込み
、サイクル４でアドレス上位４ビット取り込み、サイク
ル５でプログラムカウンタの下位８ビツトのスタックへ
退避させ、サイクル６でプログラムカウンタの上位８ビ
ツトのスタックへ退避させる。次にプログラムカウンタ
を５ＵＢＩの値にすることで、次のサイクルで５ＵＢＩ
の最初の命令ＡＤＤをフェッチする。 一方、プリバイトが有りで、Ｚフラグが１でないならば
、命令の実行は行わずに、プログラムカウンタに“３”
加算して次の命令ＬＤをフェッチする。この動作でサブ
ルーチンコール実行時６サイクル、未実行時２サイクル
となり、未実行時には処理時間が短縮される。 尚、通常の条件無しのＪＳＲの場合は、ＣＥＱは追加せ
ずにプログラムすることで、プリバイト無しにしてオペ
コードを取り込むことにより、サイクル２から始まるの
と同等となる。
オペコード２１及びオペランド３２よりなる命令の前に
プリバイト３３と呼ばれるデータがフェッチされる処理
ンステムを対象としており、プリバイト３３に、該中央
演算処理装置における実行状態の条件等を格納する。こ
のような命令フォーマットとすれば、中央演算処理装置
の動作は、第１図のフローで示すように、サイクルｌで
プリバイト３３をフェッチし、サイクル２で、オペコー
ド３１のフェッチと同時に、サイクルＩでフェッチした
条件か真か否かを調べる。条件が真であれば、サイクル
３以降にて、オペコード３１に続くオペランド３２を読
み込み、所定の命令実行を行うが、一方、前記条件が真
でなければ、サイクル３をとばし、次のサイクル１′に
て次のオペコードのフェッチを行う。 このような動作とすることにより、中央演算処理装置は
、条件の内容により、命令の実行あるいは未実行を選択
できる。又、このような条件が不要の場合は、サイクル
２のオペコードからフェッチし、条件を常に真として実
行することで通常の動作となる。 次にサブルーチンの応用について第２図のフローを参照
して説明する。この場合のプログラム例を、二−モニッ
ク表示で表すと次のようになる。 Ｉ ＬＤ ＲＯ１２３４Ｈ２ＣＥＱ
ＪＳＲ５ＵＢＩ ３ ＬＤ ＲＯ１００ＯＨ６０ＡＤＲ
ＲＯ＃３０Ｈ ＣＥＱは、Ｚフラグ（ゼロフラグ）が“ビなら真を示す
プリバイト、ＪＳＲ５ＵＢＩは、５ＵＢＩ番地へサブル
ーチンコールを行うオペランドを示す。 サイクルｌでプリバイトとしてＣＥＱをフェッチし、サ
イクル２では、オペコードとしてＪＳＲをフェッチする
と同時に、プリバイト有無のチエツクを行い、Ｚフラグ
が“ビであるかチエツクする。 プリバイト無し、あるいはＺフラグが“ｌ”のときは、
サイクル３で５ＵＢＩのアドレス下位８ビット取り込み
、サイクル４でアドレス上位４ビット取り込み、サイク
ル５でプログラムカウンタの下位８ビツトのスタックへ
退避させ、サイクル６でプログラムカウンタの上位８ビ
ツトのスタックへ退避させる。次にプログラムカウンタ
を５ＵＢＩの値にすることで、次のサイクルで５ＵＢＩ
の最初の命令ＡＤＤをフェッチする。 一方、プリバイトが有りで、Ｚフラグが１でないならば
、命令の実行は行わずに、プログラムカウンタに“３”
加算して次の命令ＬＤをフェッチする。この動作でサブ
ルーチンコール実行時６サイクル、未実行時２サイクル
となり、未実行時には処理時間が短縮される。 尚、通常の条件無しのＪＳＲの場合は、ＣＥＱは追加せ
ずにプログラムすることで、プリバイト無しにしてオペ
コードを取り込むことにより、サイクル２から始まるの
と同等となる。
以上説明したように、この発明は、命令の実行状態を変
える条件等の命令をプリバイトに格納するようにしたの
で、次に続くオペコードの種類を低減できハードウェア
量を減少でき、又、プリバイトにて前記条件を判断でき
るために余分な処理サイクルがなく、処理の高速化を図
れる。
える条件等の命令をプリバイトに格納するようにしたの
で、次に続くオペコードの種類を低減できハードウェア
量を減少でき、又、プリバイトにて前記条件を判断でき
るために余分な処理サイクルがなく、処理の高速化を図
れる。
【図面の簡単な説明】
第１図はこの発明の中央演算処理装置による命令の実行
状態を変える処理の一例を示すフローチャート、第２図
は、サブルーチンの処理を含む場合のフローチャート、
第３図は、この発明に用いた命令語の構成を示す図であ
る。 ３Ｉ・・・オペコード、 ３２・・・オペランド、 ３３・・・プリバイト。
状態を変える処理の一例を示すフローチャート、第２図
は、サブルーチンの処理を含む場合のフローチャート、
第３図は、この発明に用いた命令語の構成を示す図であ
る。 ３Ｉ・・・オペコード、 ３２・・・オペランド、 ３３・・・プリバイト。
Claims (2)
- （１）命令処理情報の前に特定の情報の読み込みが可能
な中央演算処理装置において、前記特定情報が、次に実
行される命令の実行状態を変える条件であることを特徴
とする中央演算処理装置。 - （２）命令処理情報の前に特定の情報の読み込みが可能
な中央演算処理装置において、前記特定情報が、次に実
行される命令に対して分岐、サブルーチン等の実行ある
いは未実行の条件であることを特徴とする中央演算処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139555A JPH034327A (ja) | 1989-06-01 | 1989-06-01 | 中央演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139555A JPH034327A (ja) | 1989-06-01 | 1989-06-01 | 中央演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034327A true JPH034327A (ja) | 1991-01-10 |
Family
ID=15247992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139555A Pending JPH034327A (ja) | 1989-06-01 | 1989-06-01 | 中央演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034327A (ja) |
-
1989
- 1989-06-01 JP JP1139555A patent/JPH034327A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060063790A (ko) | 데이터 처리 시스템 내의 예측 명령 | |
| WO2017163040A1 (en) | Program loop control | |
| JP3486690B2 (ja) | パイプライン方式プロセッサ | |
| JPH056894B2 (ja) | ||
| JPS645330B2 (ja) | ||
| US5524222A (en) | Microsequencer allowing a sequence of conditional jumps without requiring the insertion of NOP or other instructions | |
| JP3599499B2 (ja) | 中央処理装置 | |
| JP3452989B2 (ja) | 中央処理装置 | |
| CA1155231A (en) | Pipelined digital processor arranged for conditional operation | |
| US6233675B1 (en) | Facility to allow fast execution of and, or, and test instructions | |
| US8392893B2 (en) | Emulation method and computer system | |
| JPS6217773B2 (ja) | ||
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| KR100329780B1 (ko) | 인터럽트 응답 시간을 줄인 인터럽트 처리 장치 | |
| JP2843844B2 (ja) | 並列演算処理装置 | |
| JP3651099B2 (ja) | プログラマブルコントローラ | |
| JPS623341A (ja) | 条件付制御方法 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| JPS6411973B2 (ja) | ||
| JP2597744B2 (ja) | 分岐制御方法 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JPH06110687A (ja) | 情報処理装置および情報処理方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH01307831A (ja) | 情報処理装置 |