JPH034351A - システム・バス・データ・リンク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コミニュケーション・リンク装置、特に、ス
モール・コンピュータ・シ、ステム・インタフェース（
ＳＣ３Ｉ）を用い、実在のＳＣＳ　Ｉバス・ハードウェ
ア又はソフトウェアを変更することなく、長距離にわた
って高速で、２台のコンピュータをインタフェースする
か、又はコンピュータ及び周辺機器をインタフェースす
るｓｃｓ　ｒバス・データ・リンク装置に関する。

［従来の技術］ アメリカン・ナショナル・スタンダード（ＡＮＳＩ）Ｘ
３．　１３１−１９８６で定められた５Ｃ３Ｉ規格は、
小型コンピュータを互いに接続するか、低レベルから中
レベルのインテリジェント周辺機器と接続するための機
械的、電器的及び機能的条件を決めている。これによる
インタフェースは、小型コンピュータ及びインテリジェ
ント周辺機器の相互接続を容易にするので、かかる小型
コンピュータ及びインテリジェント周辺機器のシステム
構築技術者や、製造業者に共通のインタフェース規格と
なる。

［発明が解決しようとする課題］ 互いに遠く離れているコンピュータ及び周辺機器間で、
操作者にとって透明である（データ・すンクの存在を意
識させない）コミニュケーションを、夫々のＳＣ８Ｉバ
スにより高速で行える５ＣＳＩバス・データ・リンク装
置が望まれている。

したがって、本発明の目的は、夫々の５ＣＳＩバスで接
続された遠隔のコンピュータ及びインテリジェント周辺
機器間でコミニュケーションを行うシステム・バス・デ
ータ・リンク装置の提供にある。

［課題を解決するための手段及び作用］本発明によれば
、データ・リンクは、ＡＮＳＩＸ３．１３１−１９８６
ＳＣ３Ｉ規格の電器的及び機能的特性を模倣しているの
で、このデータ・リンクは、５ＣＳＩバスにて実行され
る動作に対して透明になる。５ＣＳＩイニシエータに対
してＳＣ３Ｉターゲットのようになるデータ・リンク・
モジュール（変換手段）は、装置選択形式のデータ及び
このイニシエータが発生したコマンドを受ける。データ
は、高速直列インタフェースを介して、他のデータ・リ
ンク・モジュールに送られる。このデータ・リンク・モ
ジュールは、ＳＯ８■イニシエータの動作を模倣し、デ
ータを゛選択して、このｓｃｓ　ｒイニシエータのコマ
ンドの真のターゲットである周辺機器に、選択したデー
タを書込む、データ・リンク・モジュールは、マイクロ
コンピュータによりアクセスされる直列人力／出力ボー
ト及び双方向性ＳＣＳ　Ｉボートを具えている。また、
メモリ及び制御器を具えているダイレクト・メモリ・ア
クセス回路は、直列ボート及び５Ｃ３Ｉボートにアクセ
スする。マイクロコンピュータは、単一バイト転送アル
ゴリズムを用いて、ＳＣ３Ｉボート及び直列ボート間の
データ転送を実行する。一方、ダイレクト・メモリ・ア
クセス回路は、ブロック転送を実行する。データ転送プ
ロトコルは、有効に受信したデータに応じて、アクノレ
ツジ（ＡＣＫ：肯定応答）バイトを戻す。

本発明の目的、利点及びその他の新規な特徴は、添付図
を参照した以下の説明より理解できよう。

［実施例］ 第１図は、本発明による５Ｃ３Ｉバス・データ用の簡単
な２つのサイト・トポロジーのブロック図である。この
簡単なトポロジーは、遠隔５Ｃ８Ｉ　（蓄積）装置１０
を５ｃｓｒバス１２に接続している。関連した蓄積装置
１６及びホスト・コンピュータ１４は、総て５Ｃ３Ｉバ
ス１２に接続されている。このｓｃｓ　ｒバス１２をデ
ータ・リンク・モジュール１８（第１変換手段）に結合
する。

このデータ・リンク・モジュール１８は、直列データ・
ライン（伝送手段）２０を介して、遠隔データ・リンク
・モジュール（第２変換手段）１８とコミニュケーショ
ンを行う、遠隔蓄積装置１０は、５Ｃ３Ｉバス１２の延
長部１２′により、遠隔データ・リンク・モジュール１
８″に結合される。この遠隔蓄積装置ｌＯは、データ・
リンク・モジュール１８．１８’及び直列データ・ライ
ン１４が存在しないかのように、ＳＣ３Ｉバス１２を「
見る」、同様に、ホスト・コンピュータ１４は、５ｃｓ
ｉバス１２に接続されているかのように遠隔蓄積装置１
０を「見る」。

より複雑な単一バス・トポロジーを第２図に示す。この
図では、８個以上の装置１４／１６が、４個の遠隔サイ
ト２２に配置された夫々の５Ｃ３Ｉバス１２に接続され
ている。各遠隔サイト２２は、データ・リンク・モジュ
ール１８及び直列データ・ライン２０を介して他のサイ
トの各々とリンクされている。なお、１つのサイトの独
立したデータ・リンク・モジュールは、他の遠隔サイト
の各々とコミニュケーションするように割り当てられて
いる。単一の周辺機器の場合と同様に、あるサイト２２
と他のサイトで行うコミニュケーションは、異なるサイ
トに配置された装置１４７１６間での５ＣＳＩバスに対
して、透明な動作になる。第３図（Ｌはデータ・リンク
・モジュールを、Ｄは遠隔装置を表す）に示す１４個の
装置の如く、９個以上の装置１４／１６では、サイト間
のコミニュケーションは、第２図と同じである。すなわ
ち、各サイト２２での１個のデータ・リンク・モジュー
ル１８は、そのサイトが接続された他のサイトの各々用
である。しかし、遠隔装置１４／１６をアクセスするた
めに、遠隔サイト２２用のデータ・リンク・モジュール
１８を最初にアドレス指定し、次に、その遠隔サイトの
所望装置をアドレス指定する。特殊なソフトウェアを用
いて、このトポロジーは、２個のＳＣ３Ｉバス１２間の
接続ブリッジとして作用し、バス間の複数の同時転送を
可能にする。

元となるサイト２２のＳＣ３Ｉイニシエータが発生した
装置選択信号及びコマンドを、適切なデータ・リンク・
モジュール１８が受信する。このデータ・リンク・モジ
ュールは、選択した、即ちターゲットの装置１４／１６
の動作を模倣する。

このデータは、直列インタフェースを通して、指定され
たサイト２２のデータ・リンク・モジュール１８に送ら
れる。受信データ・リンク・モジュール１８は、元のサ
イトの５Ｃ８Ｉイニシエータを模倣して、データを選択
し、選択したデータを、ＳＣ８Ｉイニシエータ・コマン
ドの真のターゲットである選択された装置１４／１６に
書込む、このコマンドがイニシエータ及びターゲット間
のデータ転送の要求ならば、データ・リンクは、５Ｃ３
Ｉ　　ＡＮＳＩ規格で定められたレートと一致するか、
それを越えるレートで、この動作を実行する。

５Ｃ３Ｉバス１２を介してのデータ転送プロトコルは、
ＡＮＳＩ規格で定められている。直列ボートを介しての
データ転送プロトコルは、データ・リンク・モジュール
により管理されるが、このプロトコルは、２つのカテゴ
リー　即ち、単一パイ・ト転送及びブロック転送の一方
である。単一バイト転送は、２重転送／２重アクルッジ
・プロトコルを用いて、直列ボートを介してデータのバ
イトを転送することにより実行する。このプロトコルは
、送信データ・リンク・モジュール１８により、直列ボ
ートを介してバイトを２回送ることを要求する。受信デ
ータ・リンク・モジュール１８″は、受信したバイトを
比較して、もし、これらバイトが一致していれば、２つ
のアクノレツジ（ＡＣＫ）バイトを送信データ・リンク
・モジュールに戻す、また、これらバイトが一致してい
なければ、１対の非アクルッジ（ＮＡＣＫ）バイトを送
信データ・リンク・モジュール１８に送る。

送信データ・リンク・モジュールは、ＡＣＫ又はＮＡＣ
Ｋバイトを受け、送信を確認するか、再送信を試みるこ
とのみが必要である。ＡＣＫ／ＮＡＣＫバイトが共に不
鮮明ならば、送信データ・リンク・モジュールは、他の
送信を行う前に、エラー回復状態に入り、受信データ・
リンク・モジュールに割込をかけ、受信データ・リンク
・モジュールが送信したのはＡＣＫかＮＡＣＫかを判断
する。ブロック転送を用いない機能に対して、５ＣＳＩ
調停、選択、コマンドを実行すると共に、終了ステータ
ス及びリセット・フェーズ期間中と、ＳＣ３Ｉデータ・
フェーズ転送期間中とに、単一バイト転送を実行する。

データ・リンク・モジュール１８間でのデータ・リンク
・モジュール・ステータスの交換は、単一バイトを基本
としても実行する。

ブロック転送は、ブロック・チエツクサム／ダブル・ア
クノレツジ・プロトコルを用いて、直列ボートを介して
データのブロックを転送する。

ｒｎＪバイトのブロックに対して、ｎ＋１バイトを転送
するが、ｎ＋１番目のバイトは、ブロックのビット・コ
ラム排他的オア（ＸＯＲ）によるチエツクサムの情報で
ある。データが転送されている間に、このチエツクサム
を計算する。受信データ・リンク・モジュール１８’　
において、データを受信している間も、ＸＯＲチエツク
サムを計算する。ｎ＋１番目のバイトを受信すると、チ
エツクサム比較が起動される。チエツクサムの一致によ
り、送信データ・リンク・モジュール１８に対して２重
ＡＣＫ送信が行われるが、不一致では、２重ＮＡＣＫが
転送される。送信データ・リンク・モジュール１８がＮ
ＡＣＫを受信すると、ＡＣＫが受信されるまで、ブロッ
クを再転送する。単一バイト転送に関しては、送信デー
タ・リンク・モジュールが単一ＡＣＫ／ＮＡＣＫのみを
認識する必要があるが、ＡＣＫ／ＮＡＣＫの両方が不鮮
明ならば、他のブロック転送を続ける前に、エラー回復
状態に入り、受信データ・リンク・モジュールに割込を
かけて、ＡＣＫ及びＮＡＣＫのどちらが転送されたかを
判断する。単一バイト転送及びブロック転送の両方の転
送プロトコルは、本質的には同じである。ゼロを含む最
小の大きさのブロック（単一バイト）のＸＯＲサムは、
同一のバイトである。

ハードウェアの設計は、直列ボートを介しての最大ＳＣ
：ＳＩバス・データ・ブロック転送レートに一致するか
それ以上にし、パーシモニアス（ｐａｒｓｉｍｏｎｉｏ
ｕｓ）形式でほとんどの直列ボート・ビット・エラーを
検出して、そこから回復するようにし、ＳＣ３Ｉ及び直
列ボートの両方を介してインテリジェント装置、即ち、
プログラマブル装置とのコミニュケーションを行うよう
にする。データ・レート条件により、直列ボートに対し
てかなり高いデータ・レートになる。５Ｃ３Ｉデータの
８ビツトがパリティ・ビット及び特定のデータ・リンク
・ステータス・ビットを具えていると、４メガバイト／
秒のＳＣ３Ｉブロック転送には、最低でも４０メガビッ
ト／秒の直列ボート・データ・レートが必要である。検
出したエラーにより、ブロック再転送を行うには、最初
の転送の後のデータを保持すると共に、５Ｃ３Ｉバスを
介して重なった転送を可能にするために、充分なメモリ
空間が必要である。これら機能的条件に一致するように
設計されたデータ・リンク・モジュール１８の基本的な
ハードウェア構成を第４図に示す。

受信器２４及び送信器２６が、直列ボート・インタフェ
ースを構成する。出力（入力）直列データは、受信器（
送信器）に（から）光学又は電器的送信器（受信器）（
図示せず）から（に）伝送される。５ｃｓｒボートは、
ＳＣ３Ｉデータ・ライン及びＳＣＳ　Ｉステータス・ラ
インを双方向にアクセスするが、こららラインは、１対
のトランシーバ２８．３０及びラッチ３２．３４．３６
によりｓｃｓ　Ｉバス１２を構成する。マイクロプロセ
ッサ（μＰ）３８は、第１バス４０を介して、直列ボー
ト及びＳＣＳ　Ｉボートの両方をアクセスする。マイク
ロ制御器４２、ｓｃｓ　ｒ及びＦＩＦＯ（ｆｉｒｓｔ−
ｉｎ、　ｆｉｒｓｔ−ｏｕｔ　）制御器４４、ＦＩＦＯ
メモリ４６．４８で構成された高速ダイレクト・メモリ
・アクセス（ＤＭＡ）回路も、データ・バス５０．５２
．５４を介して５Ｃ８Ｉ及び直列ボートをアクセスする
。受信器クロック及びＦＩＦ○書込み回路５６と、送信
器クロック及びＦＩＦＯ読出し回路５８は、プログラマ
ブル回路であり、マイクロプロセッサ３８及びＤＭＡ回
路への直列ボートの交通整理を行う、受信器２４からの
ブロック・データは、バッファ６０を介してメモリ４６
．４８の一方に入力する。同様に、５ＣＳＩバスからの
ブロック・データは、５Ｃ８Ｉバツフア６２を介してメ
モリ４６．４８にロードされる。メモリ４６．４８内の
ブロック・データは、ラッチ６４及びデータ・バス５４
を介して５Ｃ８Ｉボートに出力されるか、バッファ６６
及び送信器２６を介して直列ボートに出力される。チエ
ツクサム比較器６８は、転送中の直列ボートからのブロ
ック転送のチエツクサムを計算し、その計算した値をブ
ロック・データのチエツクサム・バイトと比較する。転
送端において、チエツクサム発生器７０は、転送用の直
列ボートへのブロック転送のｎ＋１番目のバイトに付加
すべきチエツクサムを計算する。単一バイト転送に対し
て、°受信ラッチ７２を介してマイクロプロセッサ３８
が直列ボートからの受信デユープリケード（複製）バイ
トを受信する一方、このマイクロプロセッサは、送信ラ
ッチ７４を介して直列ボートに送信バイトを出力する。

また、マイクロプロセッサ３８は、トランシーバ３０を
介して、単一バイトを出力するか、５Ｃ３Ｉボートから
の単一バイトを入力する。受信データに対するチエツク
サム比較又はバイト比較により、リンクＡＣＫ／ＮＡＣ
Ｋブロック７６は、適切なアクノレツジを直列ボートに
出力して、データ転送にエラーが生じたか否かを送信デ
ータ・リンク・モジュール１８に知らせる。

リンク・ステータス回路７８は、入力Ａ　ＣＫ／ＮＡＣ
Ｋを認識して、合図を送る。

５Ｃ３Ｉ及びＦＩＦＯ制御器４４は、バイト・カウンタ
と、ブロック・カウンタと、いくつかのプログラマブル
・ロジック素子（ＰＬＤ）とを具えている。このバイト
・カウンタは、ブロック内のバイトの数を追跡し、ブロ
ック・カウンタは、転送するブロックの数を追跡する。

マイクロプロセッサ３８が、転送の開始において、これ
ら両方のカウンタにロードを行う。ＰＬＤは、５ｃｓｒ
ボートから適切なメモリ４６．４８用の読出し及び書込
みストローブを発生すると共に、５Ｃ３Ｉバス・リクエ
スト信号及びアクルツジ信号も発生する。制御器４２は
、直列ボートによる読出し／書込みと対照的に、５Ｃ３
Ｉバス１２がどのメモリ４６．４８を書込み／読出しす
るかを決めると共に、適切な制御信号を５Ｃ３Ｉ及びＦ
ＩＦＯ制御器４４、受信クロック及びＦＩＦＯ書込み回
路５６、受信クロック及びＦＩＦＯ読出し回路５８のＰ
ＬＤに導く、送信クロック及びＦＩＦＯ読出し回路５８
のＰＬＤが、転送中にチエツクサムを発生し、それを自
動的に送る。受信データ・リンク・モジュール１８’　
において、ｎ＋１番目のバイトを受信した後、チエツク
サム比較器６８の出力を試験する。この比較が真ならば
、制御器４２が、リンクＡＣＫ／ＮＡＣＫブロック７６
からＡＣＫを送る。送信データ・リンク・モジュール１
８において、制御器４２は、ＡＣＫ又はＮＡＣＫ用のリ
ンク・ステータス・レジスタ７８の出力を試験する。そ
の結果がＡＣＫであり、メモリ４６．４８の一方にデー
タの未伝送のデータがあれば、この未伝送のデータを、
リンクを介して、転送する準備をする。５Ｃ８Ｉボート
から付加ブロックを受信すべきならば、空のメモリ４６
．４８がこの新たなデータ・ブロックを書込む、受信デ
ータ・リンク・モジュール１８’　において、５Ｃ３Ｉ
ボートが、今ロードを行ったメモリ４６．４８を読出し
、前に空であったメモリ４６．４８を直列ボート書込み
用に準備する。

送信及び受信デー夕・リンク・モジュール１８の両方の
ＳＣＳ　Ｉ及びＦＩＦＯ制御器４４内のブロック・カウ
ンタが計数完了するまで、ｓｃｓ　ｘボートによるメモ
リ４６．４８のブロック書込み又は読出しの交互の動作
と、直列ボートによる相補的なＦＩＦＯ機能とを持続す
る。この時点で、制御器４２は、ブロック転送が完了し
たことをマイクロプロセッサ３８に知らせると共に、Ｓ
Ｏ８！及び直列ボートの制御をマイクロプロセッサに戻
す。これら２個のリンク・マイクロプロセッサ３８の間
で、５Ｃ３Ｉ終了ステータスが完了する。

転送期間中に、この転送が完了する前に、５Ｃ８Ｉター
ゲツトが転送を終了させようとすると、受信データ・リ
ンク・モジュール１８′内のマイクロプロセッサ３８は
、この作用を認識して、そのＤＭＡ回路を停止させる０
次に、マイクロプロセッサ３８は、特定のリンク照会バ
イトを送信データ・リンク・モジュール１８に転送し、
送信データ・リンク・モジュールのマイクロプロセッサ
は、ＤＭＡ回路を停止させる。そして、２個のマイクロ
プロセッサは、５Ｃ３Ｉ終了ステータス・フェーズに正
確に入る。

ブロック転送の受信期間中に、チエツクサム比較器６８
の出力が偽ならば、制御器４２は、受信メモリ４６．４
８の書込みポインタをリセットし、リンクＡＣＫ／ＮＡ
ＣＫブロック７６からＮＡＣＫを送信データ・リンク・
モジュール１８に送り、間違いのブロックを受信したこ
とをマイクロプロセッサ３８に知らせる。このマイクロ
プロセッサ３８は、この状態を認識し、制御を制御器４
２に戻す、送信データ・リンク・モジュールでは、リン
ク・ステータス・レジスタ７８によるＮＡＣＫの受信を
、制御器４２がマイクロプロセッサに指示する。これを
認識して、制御を制御器４２に戻す、転送メモリの読出
しポインタをリセットし、送信を再び行おうとする。

第３図の如く独立したＳＣ３Ｉバス１２を互いに橋渡し
くブリッジ）するには、基本的なデータ・リンク動作に
いくつかの変更を行う必要がある。

第１に、データ・リンク・モジュール１８に５ＣＳＩバ
ス・アドレスを割り当てるので、オンボード・マイクロ
プロセッサ３８は、そこにアドレス指定されたバス・ア
クティビイティに単に応答する。第２に、ブリ“ツジ対
遠隔バスｓｃｓ　ｒ機能を選択したデータ・リンク・モ
ジュールに与える。

この機能は、通常ブロック又は非ブロツク５Ｃ３Ｉコマ
ンドの総てのパラメータを含んでいる。これらＪ（ラメ
ータは、リンクを介して、受信データ・リンク・モジュ
ール１８′に送られ、ターゲット装置１４／ｌ　６に対
して、通常のＳＣ８Ｉアクセスが行われる。

第５Ａ〜第５Ｆ図は、発明朗によるＤＭＡ回路のブロッ
ク転送機能の流れ図である。互いに遠隔にある５Ｃ３Ｉ
装置間のブロック・データ転送の開始における制御器４
２において、必要とするデータ・リンク・モジュール１
８を初期化し、特定のデータ・リンク・モジュールがｓ
ｃｓ　ｒボートから直列ボートに転送を行っているか、
直列ボートからＳＣ３Ｉボートへの受信を行っているか
の判断を行う、データ・リンク・モジュールが５Ｃ８Ｉ
ボートからデータを受信していると、書込みルーチンが
アクセスされる。また、５Ｃ３Ｉボートに転送されれば
、読出しルーチンがアクセスされる。

読出しルーチン（第５Ｂ図）は、Ｐ　Ｉ　ＦＯＡ４６を
リセットして、直列ボートからのデータをＦＩ　ＦＯＡ
に書込む、チエツクサム比較器６８の出力を試験して、
データのチエツクサム値が転送中に計算したものと一致
するかを調べる。チエツクサムが一致していれば、ＡＣ
Ｋバイトを送信データ・リンク・モジュールに送る。受
信すべきデータのブロックがそれ以上なければ、このル
ーチンは開始に戻る。そうでなければ、次のＰ　Ｉ　Ｆ
ＯＢ４８を準備して、データの次のブロックを受信する
。データを直列ボートからＰ　Ｉ　ＦＯＢに読出すので
、Ｆ　Ｉ　ＦＯＡ内のデータを５Ｃ３Ｉボートにより読
出す。再び、チエツクサムが一致するかを試験し、その
結果が真ならば、ＡＣＫバイトを転送し、いずれにして
も、データの次のブロックを受信するようにＰＩＦＯＡ
を準備する。この場合、２個のメモリ４６．４８間で交
互にブロック転送を行うので、一方は直列ボートからの
データの読出しであり、他方はＳＣ３Ｉボートへのデー
タ転送である。ＦＩＦＯの一方に書き込まれたデータ内
にチエツクサム・エラーがあれば、チエツクサム・エラ
ー・ルーチン（第５Ｅ図）がそのＦＩＦＯをリセットし
、チエツクサム・エラーがあることをマイクロプロセッ
サ３８に知らせ、ＮＡＣＫバイトを送信データ・リンク
・モジュールに送る。

再転送したデータを同じＦＩＦＯに読出して、チエツク
サムを再び試験する。まだ、チエツクサム・エラーがあ
れば、このルーチンを再び実行し、そうでなければ、そ
のＦＩＦＯ用のチエツクサム試験の後、このルーチンを
読出しルーチンに戻す。

送信データ・リンク・モジュールにおいて、書込みルー
チン（第５Ｃ図）をアクセスする。第１メモ１ＪＦＩＦ
ＯＡ４６を初期化シテ、ＳＣＳ　Ｉボートからのデータ
をＰ　Ｉ　ＦＯＡに書込む１次に、第２メモリＦＩＦＯ
Ｂ４８を初期化して、送るべきデータのブロックが更に
あるかを試験する。送るべきブロックがまだあれば、５
Ｃ３ＩボートからのデータをＰＩＦＯＢに書込む一方、
ＰＩＦＯＡのデータを直列ボートに読出す、ＰＩＦＯＡ
から直列ボートにデータを読出した後、受信データ・リ
ンク・モジュールからＡＣＫバイトを受信したかを判断
する試験を行う、ＡＣＫを受信すると、Ｐ　Ｉ　ＦＯＡ
をリセットし、データのブロックの最終を試験し、ＰＩ
ＦＯＢから直列ボートにデータを読出す一方、ＳＣ３Ｉ
バスからＰ　Ｉ　ＦＯＡにデータを書込んで、このサイ
クルを繰返す、データ・ブロックの終了の場合に、書込
み終了ルーチン（第５Ｆ図）をアクセスする。書込み終
了ルーチンは、直列ボートを介してのデータの転送のた
めにＦＩＦＯを読出す。受信データ・リンク・モジュー
ルからＡＣＫバイトを受信した後、制御器４２は、マイ
クロプロセッサ３８に、ブロック転送を完了したことを
知らせ、開始状態に戻る。メモリから直列送信器に読出
した後に、ＮＡＣＫバイトを受信した場合、リンク・エ
ラー・ルーチン（第５Ｄ図）をアクセスする。このリン
ク・エラー・ルーチンは、メモリ用の読出しポインタを
リセットし、リンク・エラーをマイクロプロセッサ３８
に知らせ、このデータを直列ボートに再読出しする。Ｎ
ＡＣＫを受信すると、このルーチンを繰返し、そうでな
ければ、初期エラーを発生したＡＣＫ試験の後で、この
ルーチンは書込みルーチンに戻る。

［発明の効果コ 上述の如く、本発明によれば、ＳＣ３Ｉバスに接続され
た遠隔装置間で透明に（データ・リンクの存在を感じさ
せないで）コミニュケーションを行える５ＣＳＩバス用
のシステム・バス・データ・リンク装置が得られる。Ｓ
、Ｃ３Ｉバスに接続されたデータ・リンク・モジュール
は、ＳＣＳ　Ｉバス及びモジュール間でデータを転送す
るための５Ｃ８Ｉボートと、直列データ・ラインを介し
てモジュール間でデータを転送するための直列ボートと
を具えている。このデータ・リンク・モジュールは、５
Ｃ８ＩイニシエータにとってＳＣ８Ｉターゲット装置の
ようになると共に、５Ｃ８Ｉターゲツト装置にとってｓ
ｃｓ　ｒイニシエータのようになる。

【図面の簡単な説明】

第１図は、本発明による５Ｃ３Ｉバス・データ・リンク
装置用の簡単な２つのサイトのトポロジーを示すブロッ
ク図、 第２図は１本発明により４つのサイトに配分された８個
以上のの５Ｃ３Ｉバス装置の単一バス・トポロジーのブ
ロック図、 第３図は、本発明により８個以上の装置のネットワーク
を接続するブリッジ・トポロジーのブロック図、 第４図は、本発明によるデータ・リンク・モジュールの
ブロック図、 第５Ａ〜第５Ｆ図は、本発明によるダイレクト・メモリ
・アクセス回路のブロック転送機能の流れ図である。 １８：第１変換手段 １８°　：第２変換手段 ２０：伝送手段

Claims (1)

1. 【特許請求の範囲】 システム・ターゲット装置用のシステム・イニシエータ
   装置からのデータを直列ビット列に変換し、上記システ
   ム・イニシエータに対して上記システム・ターゲット装
   置として作用する第１変換手段と、 上記直列ビット列を伝送する伝送手段と、 上記直列ビット列を上記システム・ターゲット装置用の
   データに変換し、上記システム・ターゲット装置に対し
   て上記システム・イニシエータ装置として作用する第２
   変換手段とを具えたシステム・バス・データ・リンク装
   置。