JPH0344918A - レジスト層のパターニング方法 - Google Patents
レジスト層のパターニング方法Info
- Publication number
- JPH0344918A JPH0344918A JP1180715A JP18071589A JPH0344918A JP H0344918 A JPH0344918 A JP H0344918A JP 1180715 A JP1180715 A JP 1180715A JP 18071589 A JP18071589 A JP 18071589A JP H0344918 A JPH0344918 A JP H0344918A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- development
- seconds
- electron beam
- pure water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、リソグラフィ(Lithography)技
術に係わり、特に、電子ビーム露光により微細パターン
を形成するのに好適である。
術に係わり、特に、電子ビーム露光により微細パターン
を形成するのに好適である。
(従来の技術)
半導体素子の集積度の向上に伴って微細バタンの要求が
たかまっているのは周知の事実であるが、これによりレ
ジストパターンにも当然正確なパターン寸法が要求され
ておりその度合いも大きくなっている。ところで、電子
ビーム露光によりパターニングされたノボラック系ポジ
型レジスト(MP−2400シプレ一社商品名)層は、
アルカリ現像液により一定時間例えば30秒〜90秒間
現像する。この現像時間を固定するためには、設計寸法
が等しくなるように適正なドーズ(Dose) ’ 7
4を決めているのが現状である。しかし、電子ビーム露
光用装置のコンデイション(Conditlon )の
ztbや現像時の環境例えば温度、湿度などにより若干
パターン寸法も変わるために、でき上がったパターンの
寸法も所定値より変わる。しかも、パターンの裾の部分
にレジストが残ってパターンが完全に形成されている場
合には、追加現像を行う必要があった。
たかまっているのは周知の事実であるが、これによりレ
ジストパターンにも当然正確なパターン寸法が要求され
ておりその度合いも大きくなっている。ところで、電子
ビーム露光によりパターニングされたノボラック系ポジ
型レジスト(MP−2400シプレ一社商品名)層は、
アルカリ現像液により一定時間例えば30秒〜90秒間
現像する。この現像時間を固定するためには、設計寸法
が等しくなるように適正なドーズ(Dose) ’ 7
4を決めているのが現状である。しかし、電子ビーム露
光用装置のコンデイション(Conditlon )の
ztbや現像時の環境例えば温度、湿度などにより若干
パターン寸法も変わるために、でき上がったパターンの
寸法も所定値より変わる。しかも、パターンの裾の部分
にレジストが残ってパターンが完全に形成されている場
合には、追加現像を行う必要があった。
(発明が解決しようとする課題)
ノボラック系ポジ型レジスト(MP−2400シブレ−
社商品名)を電子ビーム露光後、例えばコリンなどのア
ルカリ現像液による連続した現像処理工程を行い得られ
たレジスト残膜率を第2図に示した。このレジスト残膜
率とは、塗付したポジレシスト層をプリベイク(Pre
bake) L 、その終了時の膜厚を1OO1露光・
現像終了時のこのポジレジスト層の膜厚をαとしてα/
100 X100として現す。
社商品名)を電子ビーム露光後、例えばコリンなどのア
ルカリ現像液による連続した現像処理工程を行い得られ
たレジスト残膜率を第2図に示した。このレジスト残膜
率とは、塗付したポジレシスト層をプリベイク(Pre
bake) L 、その終了時の膜厚を1OO1露光・
現像終了時のこのポジレジスト層の膜厚をαとしてα/
100 X100として現す。
第2図では、縦軸にレジスト残膜率、横軸にアルカリ現
像時間(秒)を採り、両者の関係を約1μmをイニシャ
ル(Initial)とした調査結果が示されているが
、実際のノボラック系ポジレジストパターンにあっては
、0.5μm〜0.8μmの厚さが一般的である。とこ
ろで、電子ビーム露光においては、0.1μm〜0.5
μm以下の寸法を形成するためには、濃度が薄いアルカ
リ現像液を使用して60秒〜90秒、時には120秒〜
240秒と長めの現像処理を行う。このため第1図で確
認できるように、90秒以下の残膜率が悪くなっており
、240秒程度で残膜0.65μmとなってしまう。
像時間(秒)を採り、両者の関係を約1μmをイニシャ
ル(Initial)とした調査結果が示されているが
、実際のノボラック系ポジレジストパターンにあっては
、0.5μm〜0.8μmの厚さが一般的である。とこ
ろで、電子ビーム露光においては、0.1μm〜0.5
μm以下の寸法を形成するためには、濃度が薄いアルカ
リ現像液を使用して60秒〜90秒、時には120秒〜
240秒と長めの現像処理を行う。このため第1図で確
認できるように、90秒以下の残膜率が悪くなっており
、240秒程度で残膜0.65μmとなってしまう。
更に、第1図には、縦軸に開口部寸法単位μmを、横軸
にドーズm (nc/ c+n)として、露光時のドー
ズ量に対する現像後の開口部寸法即ちレジスト寸法変換
差を明らかにした。即ち、同じ電子ビーム露光条件で形
成されるノボラック系ポジレジストパターンを90秒と
150秒で現像した場合、明らかにドーズ量が多い場合
はど、開口部寸法に差が生じてくる。つまり60秒で0
.15μm〜0.2μm開口部寸法が大きくなってしま
う。この調査結果から、若干の現像時間が長くなること
により寸法が大きく変動することが判明した。このよう
に電子ビーム用ノボラック系ポジレジストをカルカリ現
像液で現像すると、電子ビーム露光装置の条件などの変
動により一定時間の追加現像を行う未露光部の残膜率が
悪化したり、開口部寸法が大きくなり、目標とするレジ
スト残膜率で設計寸法に等しいパターンを形成するのは
難しい。
にドーズm (nc/ c+n)として、露光時のドー
ズ量に対する現像後の開口部寸法即ちレジスト寸法変換
差を明らかにした。即ち、同じ電子ビーム露光条件で形
成されるノボラック系ポジレジストパターンを90秒と
150秒で現像した場合、明らかにドーズ量が多い場合
はど、開口部寸法に差が生じてくる。つまり60秒で0
.15μm〜0.2μm開口部寸法が大きくなってしま
う。この調査結果から、若干の現像時間が長くなること
により寸法が大きく変動することが判明した。このよう
に電子ビーム用ノボラック系ポジレジストをカルカリ現
像液で現像すると、電子ビーム露光装置の条件などの変
動により一定時間の追加現像を行う未露光部の残膜率が
悪化したり、開口部寸法が大きくなり、目標とするレジ
スト残膜率で設計寸法に等しいパターンを形成するのは
難しい。
本発明はこのような事情により成されたもので、特に、
未露光部の膜べりを押え、プロファイルの良好な微細パ
ターンを形成することを目的とするものである。
未露光部の膜べりを押え、プロファイルの良好な微細パ
ターンを形成することを目的とするものである。
[発明の構成コ
(課題を解決するための手段)
半導体基板を被覆するレジスト層を露光してパターニン
グ後、現像処理の途中で一回以上のリンス工程及び乾燥
工程を行ってから現像する段階現像工程により未露光部
の残膜を安定化することに本発明のレジスト層のバター
ニング方法の特徴がある。
グ後、現像処理の途中で一回以上のリンス工程及び乾燥
工程を行ってから現像する段階現像工程により未露光部
の残膜を安定化することに本発明のレジスト層のバター
ニング方法の特徴がある。
(作 用)
ノボラック系ポジレジストを利用する電子ビーム露光・
現像工程では、アルカリ現像液による処理してから、純
水により現像液を洗浄除去乾燥工程を行っている。しか
し、本発明では、電子ビームにより描画されたノボラッ
ク系ポジレジストを最低−同項時間希釈したアルカリ現
像液に漬けて処理後、純水で洗浄する工程と乾燥工程を
付加した。このような処理工程を経たノボラック系ポジ
レジストパターンは、未露光部におけるレジスト膜がほ
とんど変動しておらず従来方法より有利であることが明
らかである。その理由としては、この純水による洗浄工
程と乾燥工程により耐エツチング膜がレジストの未露光
部に形成されると推定されるので、乾燥工程では水分を
完全に除去しなくでも良いと考えられる。即ち、縦軸に
レジスト残膜(単位μm)、横軸にアルカリ現像時間(
単位秒)を採った第2図更に、縦軸に開口部寸法(単位
μm)、横軸にドーズ量(単位nc/ cm)を採って
電子ビームレジスト寸法変換差を明らかにした第3図に
あるように、本発明方法によると開口部寸法の変動がほ
とんど認められず、本発明はこのような事実を基に完成
したものであり、しかも、現像工程の途中に水洗工程と
乾燥工程を実施することを限定する根拠とするものであ
る。
現像工程では、アルカリ現像液による処理してから、純
水により現像液を洗浄除去乾燥工程を行っている。しか
し、本発明では、電子ビームにより描画されたノボラッ
ク系ポジレジストを最低−同項時間希釈したアルカリ現
像液に漬けて処理後、純水で洗浄する工程と乾燥工程を
付加した。このような処理工程を経たノボラック系ポジ
レジストパターンは、未露光部におけるレジスト膜がほ
とんど変動しておらず従来方法より有利であることが明
らかである。その理由としては、この純水による洗浄工
程と乾燥工程により耐エツチング膜がレジストの未露光
部に形成されると推定されるので、乾燥工程では水分を
完全に除去しなくでも良いと考えられる。即ち、縦軸に
レジスト残膜(単位μm)、横軸にアルカリ現像時間(
単位秒)を採った第2図更に、縦軸に開口部寸法(単位
μm)、横軸にドーズ量(単位nc/ cm)を採って
電子ビームレジスト寸法変換差を明らかにした第3図に
あるように、本発明方法によると開口部寸法の変動がほ
とんど認められず、本発明はこのような事実を基に完成
したものであり、しかも、現像工程の途中に水洗工程と
乾燥工程を実施することを限定する根拠とするものであ
る。
(実施例)
本発明に係わる一実施例を第2図及び第3図を参照して
説明する。本発明において記載する半導体基板を被覆す
るレジスト層は、半導体基板に常方により被着する絶縁
物層に積層する場合と、この半導体基板に不純物を導入
拡散して形成した能動層または受動層に電気的に接続し
た電極や配線層に積層する場合とを含むものであり、更
に、いわゆる多層配線素子用の層間絶縁膜や電極や配線
層を含むものである。
説明する。本発明において記載する半導体基板を被覆す
るレジスト層は、半導体基板に常方により被着する絶縁
物層に積層する場合と、この半導体基板に不純物を導入
拡散して形成した能動層または受動層に電気的に接続し
た電極や配線層に積層する場合とを含むものであり、更
に、いわゆる多層配線素子用の層間絶縁膜や電極や配線
層を含むものである。
電子ビーム描画用レジストとしてノボラック系ポジレジ
ストMP−2400(シブレー社商品名)をシリコン半
導体基板の所定の場所に被覆後、電子ビム装置により開
口部の径が0.2μm〜0,3μmの微細パターンの描
画を1ナノ クローン/ cm程度の電子量により行っ
た。次にノボラック系ポジレジスト専用のアルカリ現e
液を純水により希釈した溶液により現像した。現像条件
としては、15秒間第1回の現像後、純水による(流水
)洗浄を30秒及び乾燥工程を行った。この乾燥工程と
しては、10秒間のスピン乾燥か清浄な気体を10秒間
吹付ける程度で良く、水分が完全に除去されなくても未
露光部分に耐エツチング膜が形成される程度で十分であ
る。この時このような膜の形成条件としては、乾燥工程
が不可避であると共に、純水洗浄も必要条件である。引
き続いての現像処理を0゜1.5,30.45,75,
100秒追加し、最後に本来の水洗工程と乾燥工程を施
した。この追加現像における0秒は比較資料を求めるた
めに採った手段である。
ストMP−2400(シブレー社商品名)をシリコン半
導体基板の所定の場所に被覆後、電子ビム装置により開
口部の径が0.2μm〜0,3μmの微細パターンの描
画を1ナノ クローン/ cm程度の電子量により行っ
た。次にノボラック系ポジレジスト専用のアルカリ現e
液を純水により希釈した溶液により現像した。現像条件
としては、15秒間第1回の現像後、純水による(流水
)洗浄を30秒及び乾燥工程を行った。この乾燥工程と
しては、10秒間のスピン乾燥か清浄な気体を10秒間
吹付ける程度で良く、水分が完全に除去されなくても未
露光部分に耐エツチング膜が形成される程度で十分であ
る。この時このような膜の形成条件としては、乾燥工程
が不可避であると共に、純水洗浄も必要条件である。引
き続いての現像処理を0゜1.5,30.45,75,
100秒追加し、最後に本来の水洗工程と乾燥工程を施
した。この追加現像における0秒は比較資料を求めるた
めに採った手段である。
更に、同質のレジスト層、同一濃度の現像液及び同一の
露光条件によりパターンニングを行ったが、現像条件を
第1回を90秒間施してから30秒間の純水洗浄を終え
て乾燥工程を行い、更に、30秒の追加現像を実施し、
最終的には、本来の洗浄工程と乾燥工程を加えた。この
ように本発明では、段階現像をノボラック系ポジレジス
トに行うと共にその途中で純水による洗浄工程と乾燥工
程を実施する。
露光条件によりパターンニングを行ったが、現像条件を
第1回を90秒間施してから30秒間の純水洗浄を終え
て乾燥工程を行い、更に、30秒の追加現像を実施し、
最終的には、本来の洗浄工程と乾燥工程を加えた。この
ように本発明では、段階現像をノボラック系ポジレジス
トに行うと共にその途中で純水による洗浄工程と乾燥工
程を実施する。
この結果、第2図及び第3図に示すような従来にない好
結果が得られており、以下にこれについて説明する。
結果が得られており、以下にこれについて説明する。
第2図には、電子ビーム露光によりノボラック系ポジレ
ジストを段階現像による残膜差が、縦軸にノボラック系
ポジレジスト残膜(単位μm)、横軸にアルカリ現像時
間(単位秒)を採って示されている。この図では、四角
印が連続現像を、丸印がt5秒現像+純水洗浄工程と乾
燥工程+X秒追加現像の結果を示してる。これから明ら
かなように、1回の連続現象に対して丸印で示した現像
処理工程では、トータル90秒以降における未露光部レ
ジスト残膜がほとんど変動していないことが確認できる
。
ジストを段階現像による残膜差が、縦軸にノボラック系
ポジレジスト残膜(単位μm)、横軸にアルカリ現像時
間(単位秒)を採って示されている。この図では、四角
印が連続現像を、丸印がt5秒現像+純水洗浄工程と乾
燥工程+X秒追加現像の結果を示してる。これから明ら
かなように、1回の連続現象に対して丸印で示した現像
処理工程では、トータル90秒以降における未露光部レ
ジスト残膜がほとんど変動していないことが確認できる
。
また、第3図には、ノボラック系ポジレジストを電子ビ
ームで露光・現像して発生する寸法変換差が、縦軸に開
口部寸法(単位μm)、横軸にドーズ量(単位nc/
cm)により示されている。四角印が90秒現像、丸印
が90秒現像十水洗工程及び乾燥工程+60秒追加現像
の結果を示している。即ち、60秒の追加現像を行って
も開口部の分法は変動しないことが明瞭である。
ームで露光・現像して発生する寸法変換差が、縦軸に開
口部寸法(単位μm)、横軸にドーズ量(単位nc/
cm)により示されている。四角印が90秒現像、丸印
が90秒現像十水洗工程及び乾燥工程+60秒追加現像
の結果を示している。即ち、60秒の追加現像を行って
も開口部の分法は変動しないことが明瞭である。
[発明の効果コ
このように、本発明では、ノボラック系ポジレジストを
現像するのに当たって、ある程度のドーズ量で描画した
パターンは、ボトム部分が追加現像によって完全に現像
され、しかも洗浄工程によりスカムも除去された上に乾
燥工程により未露光部分に耐エツチング膜が形成される
と考えられるので、良好なプロファイルが変動なく完成
されるので、量産上の効果が極めて大きい。
現像するのに当たって、ある程度のドーズ量で描画した
パターンは、ボトム部分が追加現像によって完全に現像
され、しかも洗浄工程によりスカムも除去された上に乾
燥工程により未露光部分に耐エツチング膜が形成される
と考えられるので、良好なプロファイルが変動なく完成
されるので、量産上の効果が極めて大きい。
第1図は、従来方法により得られたレジストパターンの
特性を示す図、第2図及び第3図は、本発明方法による
レジストパターンの特性を示す図である。
特性を示す図、第2図及び第3図は、本発明方法による
レジストパターンの特性を示す図である。
Claims (1)
- 半導体基板を被覆するレジスト層を露光してパターニ
ング後、現像処理の途中で一回以上のリンス工程及び乾
燥工程を行ってから現像する段階現像工程により未露光
部の残膜を安定化することを特徴とするレジスト層のパ
ターニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180715A JPH0344918A (ja) | 1989-07-13 | 1989-07-13 | レジスト層のパターニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180715A JPH0344918A (ja) | 1989-07-13 | 1989-07-13 | レジスト層のパターニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344918A true JPH0344918A (ja) | 1991-02-26 |
Family
ID=16088053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180715A Pending JPH0344918A (ja) | 1989-07-13 | 1989-07-13 | レジスト層のパターニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344918A (ja) |
-
1989
- 1989-07-13 JP JP1180715A patent/JPH0344918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497890A (en) | Process for improving adhesion of resist to gold | |
| KR100272797B1 (ko) | 레지스트 패턴 형성방법 및 레지스트 패턴 | |
| JPH0745510A (ja) | パタン形成方法 | |
| US6207358B1 (en) | Method of stripping a photoresist from a semiconductor substrate using dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide | |
| US7371509B2 (en) | Resist pattern and reflow technology | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JPH08316121A (ja) | レジストパターン形成方法 | |
| JP3563809B2 (ja) | パターン形成方法 | |
| JPH0344918A (ja) | レジスト層のパターニング方法 | |
| US6337174B1 (en) | Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide | |
| US3951659A (en) | Method for resist coating of a glass substrate | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JP4562716B2 (ja) | 半導体デバイス製造におけるフォトリソグラフィ法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPS5973834A (ja) | シャドウマスクの製造方法 | |
| JP2544478B2 (ja) | ウエットエッチング方法 | |
| JP3179532B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR100372652B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| KR940007064B1 (ko) | 미세패턴 형성방법 | |
| JPS6086828A (ja) | パタ−ン形成方法 | |
| JPS58145126A (ja) | 半導体装置の製造方法 |