JPH0344919A

JPH0344919A - 半導体デバイスの製造方法

Info

Publication number: JPH0344919A
Application number: JP2170410A
Authority: JP
Inventors: Rose F Kopf; ローズ　ファサノ　コッフ; Jenn-Ming Kuo; ジェンーミン　クオ; Henry S Luftman; ヘンリー　スティーブン　ラフトマン; Erdmann F Schubert; アードマン　フレデリック　シュバート
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Inc
Priority date: 1989-06-30
Filing date: 1990-06-29
Publication date: 1991-02-26
Anticipated expiration: 2011-03-21
Also published as: US5024967A; JPH0828327B2; DE69029687D1; CA2018976A1; EP0405832B1; DE69029687T2; CA2018976C; EP0405832A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、電子的及び光学的双方の各種半導体デバイス
の製造方法、及びその方法で製造されるデバイスに関す
る。

［従来技術］半導体デバイス技術は、近年目覚ましい進展を示した。

多くの新しい半導体デバイスが開発され、既知のデバイ
スの性能は大きく改善され、デバイスの集積も改良され
続けている。デバイスの集積については、集積密度は増
加し続け、多機能集積デバイス（例えば、ＰＩＮＦＥＴ
のようなオプトエレクトロニック・デバイス）が開発さ
れ続けている。

特に、半導体デバイス技術の別の問題は、半導体材料中
のドーピングプロファイルの精密制御である。精密なド
ーピングプロファイルは、デバイスの特性を改善し、各
種デバイス（例えば、メモリデバイス、ロジックデバイ
ス等）のより高い実装密度を可能にする。例えば、電界
効果トランジスタでは、ドーピング領域へのドーパント
の精密閉込めは、カットオフ電圧、ゲイン特性、及び相
互コンダクタンス等の特性を改良する。半導体へテロ接
合レーザでは、障壁層へのドーピングプロファイルの精
密閉込めは、しきい値電流、パワー出力等の各種レーザ
特性を改良する。

望ましいドーピングプロファイルを得るための特定の問
題は、結晶成長の間に起こるドーパントの再分配である
。半導体デバイスで得られるドーピングプロファイルを
制御出来るように、これら再分配効果を制限することが
強く望まれている。

各種のメカニズムが、ドーパントイオンの拡散、ドーパ
ントイオンの偏折効果等を含む再分配効果に関与してい
る。偏折効果は、半導体の表面に向かうドーパントイオ
ンの動きに関係している。偏折効果は、多くの刊行物に
取り上げられている。

一つの文献（Ａ、Ｊ、Ｒ，ＤｅＫｏｃｋ；半導体ハンド
ブック、第３巻、Ｓ、Ｋｅｌｌｅｒ　ｅｄ、Ｎｏｒｔｈ
　Ｈｏ１ｌａｎｄ、Ｎｅｗ　Ｙｏｒｋ、１９８０、Ｐ、
２５１　）の中では、偏折効果は、ゾーン・リファイニ
ングとして知られる精製技術を説明するために用いられ
ている。更に、Ａ、Ｙ、Ｃｈｏの論文（「分子線エピタ
キシー成長のＳｎ、Ｓｉ、及びＧｅでドープされたＧａ
Ａｓエピタキシャル層の不純物のプロファイルＪ　、Ｊ
ｏｕｒｎａｌ　ｏｒＡｐｐｌｉｅｄ　Ｐｂｙｓｌｃｓ、
Ｖｏｌ、４Ｂ、Ｎｏ、４．　Ａｐｒｌｌ、１９７５）で
は、表面偏折効果は、分子線エピタキシーによって作ら
れた結晶構造から得られるあるドーピングプロファイル
を説明するために用いられている。

事実、偏折効果は、それがなければ、より広く使われる
かもしれない多くのドーパント種に対し、特に重要な役
割を演じている。例えば、錫や亜鉛は、特定のドーピン
グ部分に重要な特異性を含むガリウム砒素のような■−
ｖ族化合物半導体に対して非常に望ましいドーピング特
性を有している。

しかし、これらのドーパントイオンによって示される偏
折効果は、これらのドーパントイオンの使用を厳しく制
限している。特に望ましいことは、偏折効果を減少又は
除去し、際だって明確なドーピングプロファイルを持つ
半導体の製造を可能にするプロセスである。

［発明の概要］本発明は、高度に制御された精密ドーピングプロファイ
ルをもつ半導体材料を含む半導体デバイスの製造方法で
ある。この方法の特徴は、半導体材料のドーピングプロ
ファイルのフェルミ準位ピニングの影響を最小化又は除
去する結晶成長の方法である。本発明の結晶成長方法は
、フェルミ準位ピニングによって作られた表面電界から
ドーパントイオンを遮蔽するステップ、フェルミ準位ピ
ニングを減少又は除去するステップ、又は表面電界によ
るドーパントの再分配を最小化又は除去するステップを
含んでいる。特に便利な方法は、ドーパントイオンから
表面電界を遮蔽するための電子−ホール対を作るように
成長表面を照射することである。また、フェルミ準位ピ
ニングから生ずる表面電界からドーパントイオンを遮蔽
するための背景ドーピングも有用である。その他の方法
は、フェルミ準位ピニングがないか、又は弱い電界のみ
がフェルミ準位ピニングで作られるような結晶表面上に
、結晶成長を与える方法である。更に、フェルミ準位ピ
ニングで作られた表面電界の効果は、ドーパントイオン
の再分配効果が小さい異常低温で結晶成長プロセスを行
うことによって、最小化される。上記各方法の組合わせ
もまた有用である。明確で、良く制御されたドーピング
プロファイルにより、本発明の半導体デバイスが上記方
法で製造される。典型的なデバイスは、論理及び記憶回
路用ＦＥＴのアレイを含む電界効果トランジスタ、レー
ザ、発光ダイオード、ヘテロ構造トランジスタ、選択的
にドープされた量子井戸トランジスタ、ヘテロバイポー
ラ・トランジスタ、及びＰＩＮＦＥＴ構造のような各種
合成集積構造等である。特に本発明の方法により製造さ
れた素子はドープ領域と非ドープ領域との間に明確な区
分があるのが特徴である。

［実施例の説明］本発明は、偏折効果が、半導体表面におけるフェルミ準
位ピニングにより誘起される電界によって成長方向に沿
って引寄せられるドーパントに起因すること、及びこの
偏折効果は、ドーパントイオン上の電界効果を減少させ
ることを目的とした各種方法によって最小化または除去
しうるという発見に基づくものである。典型的な方法と
しては、結晶成長時の成長表面へ照射する方法、ドーパ
ントイオンから誘起電界を遮る背景ドーピングの方法、
フェルミ準位ピニングがなく、かつ誘起電界の効果が最
小になる低い成長温度で、その成長を方向づける方法、
などがある。その方法は、ｎ型、ｐ型ドーピングの双方
に適用される。この方法によって、デバイスを、４００
以下又は１００オングストローム程度の半幅の非常に狭
いプロファイルで作ることができる。非常に厳しい制御
条件のもとでは、５０乃至２５オングストロームのドー
ピング半幅の半導体デバイスを得ることができる。

２乃至１０オングストロームの最小単線も予期されてい
る。

この方法は、ＩＩ−ＶＩ族化合物半導体（例えば、Ｚｎ
５ｅ、ＣｄＴｅ、ＣｄＨｇＴｅ）　、ｍ−Ｖ族化合物半
導体（例えば、にａＡ５．ＩｎＰＳＧａＰｌ及びＡｌＧ
ａＡｓ％　ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、などの３原
子、４原子化合物）、及び、ＳｉやＧｅ等の単一元素半
導体に適用することができる。

本発明は、半導体デバイスの製造に有用な、いかなるド
ーパントイオンにも適用される。シリコンやゲルマニウ
ム用の典型的ドナードーパントは、燐、砒素、アンチモ
ン、ビスマスであり、ｍ−ｖ族化合物半導体用には、シ
リコン、ゲルマニウム、錫、及びテルル、又、■−■族
化合物半導体用には、塩素、アルミニウム、ガリウムで
ある。シリコンやゲルマニウム用の典型的アクセプタド
ーパントは、ボロン、アルミニウム、ガリウム、インジ
ウムであり、■−Ｖ族化合物半導体用には、ベリリウム
と亜鉛、ＩＩ−Ｖｌ族化合物半導体用には、リチウム、
窒素、砒素である。この方法は、ドーピングのプロファ
イルが重要な各種結晶成長技術に適用可能である。それ
は、分子線エピタキシー（ＭＢＥ）、液相エピタキシー
（ＬＰＥ）、気相エピタキシー（ＶＰＥ）、有機金属熱
分解気相エピタキシー（ＭＯＣＶＤ）等の各種技術によ
る半導体層、特に薄膜層の成長に有用である。この方法
は、ドーピングのプロファイルの精密制御を必要とする
薄膜層（例えば、２μｍ１又は１μｍ、又は約１／２μ
ｍ以下の層厚）の成長に最も有用である。特別に顕著な
のは、非常に薄い層が用いられ、ドープ部と非ドープ部
間の鋭い偏析が強く望まれる量子井戸デバイスである。

本発明の実施は、半導体成長表面におけるフェルミ１位
ピニングによって誘起される電界効果を最小化すること
又は除去することを含んでいる。

自由キャリア密度を増加させる放射で成長表面を照射す
ることは、ドーパントの再分配に関し、電界効果を最小
にするための一つの便利な方法である。ここで、最良の
結果を得るためには、成長表面への放射強さは、最大の
自由キャリア密度を確保できるほど高くなければならな
い。更に、自由キャリアを最も効率良く作るためには、
放射の少なくとも一部の周波数は、半導体のバンドギャ
ップより大きいエネルギーに対応していなければならな
い。照射は、成長過程の間、半導体の温度が再分配効果
が無視できるほどの温度範囲に下がるまで続けられなけ
ればならない。偏折効果を最小にするための放射方法が
有用なのは、望ましくないドーパントが半導体の中に入
ることがなく、温度や結晶配列等の結晶成長条件を、偏
折効果を最小にすることよりむしろ、最良の結晶成長と
デバイス性能のために最適化することができ、しかも、
その方法は比較的簡単で実施が容易であるからである。

その方法は前述のどんなエビキャシタル成長方法に対し
ても、ドナー又はアクセプタを用いて実施することがで
きる。この成長方法は、ドーピングプロファイルの精密
制御が強く求められる非常の薄い層に対して特に適して
いるため、照射方法はＭＢＥ戊長層に特に有用である。

表面電界の効果は、結晶成長時における背景ドーピング
の使用によっても、最小化または除去することが可能で
ある。ここで、１次ドーピングのプロファイルは、１次
ドーピング柚と成長表面間１次ドーピングと反対の型の
背景（２次）ドーピングを導入することによって、表面
電界から遮蔽される。例えば、ｐ型１次ドーピングのプ
ロファイル（例えば薄いｐ型半導体層）に対して、ｎ型
半導体材料層は、ｐ型１次ドーピング層を遮蔽するため
に用いられる。同じく、ｐ型背景ドーピングの使用は、
ｎ型１次ドーピングのプロファイルを遮蔽するために有
用である。背景ドーピングの濃度は広い範囲で変化でき
るが、通常は１次ドーピングプロファイル濃度の１０倍
以下が満足な結果を生んでいる。１次ドーピングプロフ
ァイル濃度の２倍以下が選ばれている。

フェルミ準位ピニングが無い結晶成長の方向を選ぶこと
によっても、偏折効果を最小化又は除去することができ
る。そのような成長方向は非常に特殊ではあるが、その
方法で有用なデバイスは作られる。例えば、ガリウム砒
素や、インジウム燐等の■−ｖ族化合物半導体について
は、〈０１１〉結晶表面はフェルミ準位ピニングが無く
、表面電界も偏折効果を来すまでには発達していない。

同じく、ＡｌＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＧａＡ
ｓＰ等のｍ−ｖ族化合物半導体は、＜０１１〉結晶表面
にフェルミ準位ピニングを有しない。

この＜０１１＞表面上に成長した■−ｖ族化合物半導体
のドーピングプロファイルは、鋭くかつ明確である。事
実、１００又は５０１２０，１０オングストロ一ム程度
の半幅（最大ドービンク濃度の半分のドーピングプロフ
ァイルの幅）のドーピングプロファイルは、本発明によ
り具合良く作られる。

偏折効果を減少または除去するための他の方法は、異常
に低い温度で成長を行わせることである。

この方法では、ドーパントイオンが表面電界の影響下で
動く速度は、５００℃以下、４５０℃、４００℃程度の
低温度によって、かなり減少させられる。これらの条件
下では、低欠陥密度の高品質な結晶成長を保証するため
、成長速度はしばしば減少させられる。例えば、ＭＢＥ
結晶成長では、０．２μｍ／時以下、または０．１μｍ
／時程度の成長速度が、高品質結晶を保証するために用
いられる。

多くの有用なデバイスが、本発明によって作られる。こ
こでは、精密ドーピングプロファイルが最適のデバイス
性能のため非常に重要である代表的な幾つかのデバイス
を示す。第１図は、精密ドーピングプロファイルが重要
である選択的にドープされるヘテロ構造トランジスタ（
ＳＤＩＴ）（ＦＥＴ型デバイス）を示している。トラン
ジスタの構造１０は、ガリウム砒素からなる基板１１と
、連続したＡ　１　ｘ　Ｇ　ａ　ｌ−Ｘ　Ａ　ｓの層か
らなっている。アルミニウム・ガリウム砒素は、通常１
０から４０モル％のアルミニウム（２５から３５モル％
までが好ましい）を含んでおり、連続する層は、ドーピ
ングなしの第１層１２、ドーピングありの次層１３、ド
ーピングなしの最上層１４からなっている。ドーピング
なしの第１層１２は、バッファ層であり、その厚さは大
幅に変化し、通常１０００から２０００オングストロー
ムの厚さを有する。次層１３（ここではドープ層と呼ば
れる）は、通常立方センチメータ当り１０１７から１０
２０のキャリア濃度範囲のシリコン又は錫でドープされ
たｎ型であり、２から４００オングストロームの厚さを
有する。ドープ層の厚さは、そのデバイスが適用される
各種要因に基づいて、２から１００．２から５０．２か
ら２０オングストロームの間で選ばれる。最上層１４は
、ドープされず、通常、極めて薄い（例えば、１０から
２００オングストローム）。この最上層１４の上は、ソ
ース電極１６、ゲート電極１７、ドレイン電極１８を有
するガリウム砒素層１５（例えば、１０から２００オン
グストローム）である。アルミニウム・ガリウム砒素層
１４に近いガリウム砒素の部分は、ドープされていない
が、ソース１６とドレイン１７に近いガリウム砒素層１
５の部分（例えば、２０から２００オングストロームの
層厚）は、良いオーム性接触を形成するためにドープさ
れたｎ型である。この構造は、同構造のアレイの一部に
なることも、又、同じ半導体チップ上の他の構造と集積
することも可能である。

この構造の重要な特徴は、ドープ層１３である。

この層は、しばしば５０又は２０オングストローム以下
のドーピングプロファイルの半幅をもつ非常に明確なド
ーピングプロファイルの高ドーピング濃度を有する。こ
れは、ガリウム砒素層１５の非ドープ部へ移動するドー
パントイオンが散乱中心となってエレクトロン移動度を
低下させるため、非常に有利である。この構造は、半導
体層成長時にドーパントイオンの再分配を来す偏折効果
を減少又は除去するように、成長表面の照射によって好
都合に作られる。偏折効果を減少又は除去する他の方法
、即ち、背景ドーピング、低成長温度、及びフェルミ準
位ピニングの起こらない結晶成長表面の使用も用いられ
る。

第２図は、選択的にドープされた量子井戸構造３０を示
し、それは、ガリウム砒素基板３１、アルミニウム・ガ
リウム砒素の非ドープ層３２、アルミニウム・ガリウム
砒素のドープ層３３、及びアルミニウム・ガリウム砒素
の他の非ドープ層３４を持つ。通常、アルミニウム・ガ
リウム砒素のアルミニウム含有量は、１０から４０モル
％の間で変化し、２５から３５モル％が選ばれる。ドー
プ層３３は、キャリア濃度が、通常、立方センナ７メータ当り１０　から１０２０の間のシリコン又は錫の
いずれかでドープされる。通常、アルミニウム・ガリウ
ム砒素の第１非ドープ層３２は、約１０００乃至２００
０オングストロームの厚さを有し、ドープ層３３は、２
から４００オングストロ−ムの間で、２から５０又は２
から２０オングストロームが選ばれ、上部非ドープ層３
４は１０乃至２００オングストロームの厚さを有する。

アルミニウム・ガリウム砒素の非ドープ層３４の上は、
非ドープガリウム砒素からなるチャネル層３５、非ドー
プのアルミニウム・ガリウム砒素の薄い層３６、アルミ
ニウム・ガリウム砒素のドープ層（ｎ型）３７である。

この層３７はドープ層３３と同じようにドープされる。

次は、ドープされたガリウム砒素層３８であり、これは
、ドレイン３９、ソース４０、及びゲート４１における
オーム性接触の製造を容易にするため、通常、立方セン
チメータ当り１０　から１０２０の濃度範囲のシリ８コンでドープされる。すぐれた電子的性能をもつデバイ
スを得るために、チャネル領域３５の中に散乱中心を作
り、エレクトロンの移動度を低下させ、チャネル領域へ
のドーパントイオンの移動を最小にするような、明確な
ドーピングプロファイルを持つことが決定的に重要であ
る。

これらのデバイスは、ドーパントイオンの移動を減少又
は除去し、かつ極端に明確なドーピングプロファイルを
作るために、通常、成長表面を照射することによって作
られる。低い成長温度、及びフェルミ準位ピニングのな
い結晶表面での成長もまた、これら明確なドーピングプ
ロファイルを作るために用いられる。更に、偏折効果を
防止するための背景ドーピング、又はこれらの方法の組
合わせも有用である。

第３図は、本発明に従って作られたヘテロバイポーラト
ランジスタ５０の図形である。このデバイスは、ガリウ
ム砒素基板、又は基板上のガリウム砒素のエピタキシャ
ル層のいずれかの部品であるコレクタ５１からなってい
る。このコレクタは、通常、立方センチメータ当り１０
１７から１０１８のキャリア濃度のシリコンでドープさ
れたｎ型である。コレクタ５１の上のベース５２は、ガ
リウム砒素で作られ、出来るだけ高い濃度、通常は立方
センチメータ当り１０１９から１０２１の、通常ベリリ
ウム又はカーボンでドープされたｐ型である。

ベース５２の上のエミッタ５３は、アルミニウム・ガリ
ウム砒素で作られ、通常、立方センチメータ当り１０　
から１０１９のイオン濃度でドープさ７れたｎ型である。明確なドーピングプロファイルは、デ
バイスの最適動作のために重要である。

この他の物質、例えば、インジウム燐やインジウム・ガ
リウム砒素等も、これらのデバイスを作るために用いる
ことができる。

【図面の簡単な説明】

第１図は、本発明に従って作られた選択的にドープされ
たヘテロ構造のトランジスタを示す図、第２図は、本発
明に従って作られた選択的にドープされた量子井戸トラ
ンジスタを示す図、第３図は、本発明に従って作られた
ヘテロバイポーラトランジスタの構造を示す図である。出　願　人：アメリカン　テレフォン　アンドＦＩＧ、
　１

Claims

【特許請求の範囲】

（１）ドープされる領域中のドーパントに、フェルミ準
位ピニング（Ｆｅｒｍｉ−ｌｅｖｅｌ−ｐｉｎｎｉｎｇ
）によって作られる表面電界効果を減少又は除去するこ
とによって、偏析効果が最小化又は除去されることを特
徴とするドーピングプロファイルをもつドープ領域を含
む、半導体本体の表面に半導体材料を成長させることを
特徴とする半導体デバイスの製造方法。
（２）半導体本体上の成長が、放射によって生起され、
その放射のあるものは、半導体のバンドギャップより大
きなエネルギーを持ち、それにより電子−ホール対を作
り、ドープ領域のドーパントから表面電界を遮蔽するよ
うに、半導体本体の表面を照射することによって、偏析
効果が最小化又は除去されることを特徴とする請求項１
記載の方法。
（３）半導体が成長する半導体本体の表面と、背景ドー
ピングに用いられるドーパントの導電性のタイプがドー
プ領域のドーパントと逆であるドープ領域との間に、背
景ドーピングを与えることによって、偏析効果が最小化
又は除去されることを特徴とする請求項１記載の方法。
（４）フェルミ準位ピニングのないバルク半導体材料の
結晶表面に半導体材料を成長させることによって、偏析
効果を最小化又は除去することを特徴とする請求項１記
載の方法。
（５）５００℃以下において成長プロセスを行うことに
よって、偏折効果を最小化又は除去することを特徴とす
る請求項１記載の方法。
（６）分子線エピタキシー、液相エピタキシー、気相エ
ピタキシー、及び有機金属熱分解気相エピタキシーから
なるグループから選択される方法によって、半導体材料
が成長することを特徴とする請求項１記載の方法。
（７）分子線エピタキシーによって、半導体材料が成長
することを特徴とする請求項６記載の方法。
（８）ドーピングプロファイルが１００オングストロー
ム以下の半幅を有することを特徴とする請求項１記載の
方法。
（９）ドーピングプロファイルの半幅が２０オングスト
ローム以下であることを特徴とする請求項８記載の方法
。
（１０）半導体デバイスは、半導体本体の表面上に半導
体材料を成長させるステップを含む方法によって作られ
、前記半導体本体は、ドープ領域のドーパントにフェル
ミ準位ピニングによって作られる表面電界の効果を減少
又は除去することによって、偏析効果が最小化又は除去
されるドープ領域と、ドーピングプロファイルの半幅が
４００オングストローム以下であることを含む半導体構
造を有することを特徴とする半導体デバイス。
（１１）電界効果トランジスタを含むことを特徴とする
請求項１０記載のデバイス。
（１２）選択的にドープされるヘテロ構造トランジスタ
を含むことを特徴とする請求項１０記載のデバイス。
（１３）選択的にドープされる量子井戸を含むことを特
徴とする請求項１０記載のデバイス。
（１４）発光ダイオードを含むことを特徴とする請求項
１０記載のデバイス。
（１５）半導体レーザを含むことを特徴とする請求項１
０記載のデバイス。
（１６）ヘテロバイポーラ・トランジスタを含むことを
特徴とする請求項１０記載のデバイス。
（１７）ドーピングプロファイルの半幅は、１００オン
グストローム以下であることを特徴とする請求項１０記
載のデバイス。
（１８）ドーピングプロファイルの半幅は、５０オング
ストローム以下であることを特徴とする請求項１０記載
のデバイス。